专利名称：一种检测数字专用集成电路中触发器单粒子效应的系统的制作方法
技术领域：
本发明涉及一种检测数字专用集成电路中触发器单粒子效应的系统，属于半导体器件抗空间单粒子效应能力验证技术领域。
背景技术：
当数字电路应用在空间环境中时，空间高能粒子会穿透半导体器件内部并在路径上产生电离，电路节点会吸收电离产生的电子和空穴从而导致电路错误，这种效应称为单粒子效应。在地面上验证半导体器件的抗单粒子效应能力主要依靠地面重离子加速器来模拟单粒子试验，由于试验现场需要在真空辐射环境下进行，对测试系统的抗干扰、实时性、 体积等提出了更高要求，且限制了一些先进大型仪器设备的使用，因此相比于普通实验室的半导体器件测试，往往需要自行研发搭建不同类型半导体器件的单粒子效应检测系统。单粒子效应主要分为单粒子翻转效应(SEU)和单粒子闩锁效应(SEL)，单粒子闩锁效应指单个离子在器件内部电路中产生电流脉冲，使得pn-pn结构导通，造成器件电流大幅增大；单粒子翻转效应指存储器件中的单粒子翻转，导致存储信息的丢失。单粒子闩锁效应的检测较为简单，主要是对半导体器件的电流进行监控，而单粒子翻转效应的检测则较为复杂，一般需要搭建基于可编程逻辑器件的嵌入式测试系统。数字专用集成电路(ASIC)是一种为专门目的而设计的集成电路，是应特定用户要求和特定电子系统的需要而设计、制造的集成电路，与通用集成电路相比，专用集成电路具有体积更小、功耗更低、可靠性更高、成本更低等特点。专用集成电路有数字、模拟、数模混合三种类型，其中数字专用集成电路的应用最为广泛。现有的数字专用集成电路芯片 (ASIC)在芯片研制过程中，需要加入可测性设计(DFT)，用以在芯片出厂前对芯片的内部结构单元进行性能检测，可测性设计通过增加电路的硬件结构来减少测试生成的复杂性， 是当今数字专用集成电路芯片设计流程中必不可少的环节。常用的可测性设计方法包括扫描设计方法、存储器内建自测试方法和边界扫描设计方法等。其中利用扫描设计方法对数字专用集成电路芯片中的触发器进行单粒子效应验证是业内的一般方法，主要用于检测单粒子翻转效应。现有的基于扫描设计方法对数字专用集成电路芯片中的触发器进行单粒子效应验证的检测系统主要存在着以下两个不足一是可以统计出整个电路芯片触发器的错误率，但难以分别统计每个触发器的错误率，不容易识别和定位数字专用集成电路芯片中对单粒子敏感的触发器，因此不便于抗辐射加固芯片设计人员改进设计；二是数字专用集成电路芯片中一般存在着全局或局部时钟电路，一旦该时钟电路在试验中发生单粒子翻转将造成大量的触发器翻转错误，需要区分这种情况与正常的触发器单粒子翻转，而现有检测系统不具备这种功能。
发明内容
本发明的技术解决问题是克服现有技术的不足，提供一种检测数字专用集成电路中触发器单粒子效应的系统，该系统组成简单，检测精度高，能够有效区分正常的触发器单粒子翻转和单粒子效应造成的单粒子翻转。本发明的技术解决方案是一种检测数字专用集成电路中触发器单粒子效应的系统，包括主控计算机、可编程逻辑器件、存储器件、传输协议器件；其中可编程逻辑器件由模式选择模块、向量生成模块、边沿检测模块、电平检测模块、错误帧缓存模块和传输协议模块组成；主控计算机，控制可编程逻辑器件的运行，接收可编程逻辑器件检测到的边沿检测计数器值、电平检测计数器值和错误帧数据；存储器件，缓存错误帧数据；传输协议器件，完成主控计算机和可编程逻辑器件通讯传输；
传输协议模块，完成可编程逻辑器件和传输协议器件的通讯传输；模式选择模块，接收主控计算机的控制指令产生时钟频率、数字专用集成电路触发器链长度、测试模式和测试码四项配置信息，并利用四项配置信息对向量生成模块、边沿检测模块、电平检测模块、错误帧缓存模块进行配置；向量生成模块，根据模式选择模块配置的四项配置信息产生数字测试向量输出至数字专用集成电路触发器链数据输入端口，根据模式选择模块配置的时钟频率产生时钟同步信号输出至边沿检测模块、电平检测模块和错误帧缓存模块进行时钟同步；边沿检测模块，根据模式选择模块配置的数字专用集成电路触发器链长度、测试模式和测试码三项配置信息对数字专用集成电路触发器链数据输出端口的输出向量进行边沿检测得到边沿检测计数器值，边沿检测计数器值通过传输协议模块输出至主控计算机；电平检测模块，根据模式选择模块配置的数字专用集成电路触发器链长度、测试模式和测试码三项配置信息对数字专用集成电路触发器链数据输出端口的输出向量进行电平检测得到电平检测计数器值，电平检测计数器值通过传输协议模块输出至主控计算机；错误帧缓存模块，根据模式选择模块配置的数字专用集成电路触发器链长度和测试码两项配置信息对数字专用集成电路触发器链数据输出端口的输出向量进行错误帧检测得到错误帧数据，错误帧数据缓存在存储器件中并通过传输协议模块输出至主控计算机。所述向量生成模块的工作过程为(1)接收模式选择模块配置的时钟频率、数字专用集成电路触发器链长度、测试模式和测试码四项配置信息；(2)向量生成模块将接收到的与触发器链长度相同的测试码输出至触发器链数据输入端口，完成对数字专用集成电路的初始置位；(3)向量生成模块根据测试模式产生数字测试向量，当配置的测试模式为动态测试，向量生成模块连续生成N个与触发器链长度相同的测试码输出至触发器链数据输入端口，当配置的测试模式为静态测试，向量生成模块生成一个与触发器链长度相同的测试码输出至触发器链数据输入端口，N为自然数；同时向量生成模块根据配置的时钟频率产生时钟同步信号输出至边沿检测模块、电平检测模块、错误帧缓存模块和数字专用集成电路进行时钟同步。所述边沿检测模块的工作过程为(1)接收模式选择模块配置的数字专用集成电路触发器链长度、测试模式和测试
码三项配置信息；(2)边沿检测模块根据测试模式进行边沿检测，若接收的测试模式为动态测试， 则在每个时钟同步信号的下降沿边沿检测模块读取触发器链数据输出端口的输出向量，将触发器链数据输出端口的输出向量与配置的测试码进行比较，若二者不一致则边沿检测计数器值加1，若二者一致则边沿检测计数器值不变；若接收的测试模式为静态测试，则在单粒子辐照完成后读取触发器链数据输出端口的输出向量，读取的输出向量长度与配置的触发器链长度相同，将触发器链数据输出端口的输出向量与配置的测试码进行比较，若二者不一致则将不一致的个数赋予边沿检测计数器，若二者相一致，则边沿检测计数器值记为零；(3)将边沿检测计数器值通过传输协议模块输出至主控计算机。所述电平检测模块的工作过程为(1)接收模式选择模块配置的数字专用集成电路触发器链长度、测试模式和测试
码三项配置信息；(2)电平检测模块根据测试模式进行电平检测，若接收的测试模式为动态测试，则在每个时钟同步信号的下降沿电平检测模块读取触发器链数据输出端口的输出向量，其中第一个时钟周期触发器链数据输出端口的输出向量与配置的测试码进行比较，其余时钟周期将本时钟周期触发器链数据输出端口的输出向量与上一时钟周期触发器链数据输出端口的输出向量进行比较，若二者不一致则电平检测计数器值加1，若二者相一致则电平检测计数器值不变；若接收的测试模式为静态测试，则在单粒子辐照完成后读取触发器链数据输出端口的输出向量，读取的输出向量长度与配置的触发器链长度相同，电平检测计数器记录触发器链数据输出端口输出向量中电平跳变的次数；(3)将电平检测计数器值通过传输协议模块输出至主控计算机。所述错误帧缓存模块的工作过程为(1)接收模式选择模块配置的数字专用集成电路触发器链长度和测试码两项配置 fn息；(2)在每个时钟同步信号的下降沿错误帧缓存模块缓存触发器链数据输出端口的输出向量，缓存的输出向量长度与配置的触发器链长度相同，若缓存的输出向量中有一位数据与配置的测试码不同，则将错误帧标志位设置为1，并将错误帧数据存储至存储器件中，待单粒子辐照完成后通过传输协议模块将错误帧数据输出至主控计算机，若缓存的输出向量中每一位数据均与配置的测试码相同，则将错误帧标志位设置为0。本发明与现有技术相比有益效果为本发明能够有效区分时钟电路单粒子翻转造成的大量触发器翻转与正常大量的触发器单粒子翻转现象，前者在辐照试验过程中短时间内(通常在10个时钟周期内)会出现大量触发器翻转，后者在辐照试验过程中的出现概率随时间分布的较为均勻，本发明利用这一特点通过边沿检测模块和电平检测模块来实现区分，当短时间内边沿检测计数器增加值远大于电平检测计数器增加值(例如10个时钟周期内大于N/10倍)，说明是时钟电路单粒子翻转造成的大量触发器翻转，反之为正常大量
6的触发器单粒子翻转；本发明将触发器链长N定义为一帧的长度，对每个触发器编号(1 N)，当某一时刻某个触发器发生单粒子翻转时，可以将该帧缓存下来，精确地获得数字专用集成电路对单粒子翻转敏感的触发器模块并精确地统计出每个触发器的单粒子翻转错误率，从而指导芯片设计人员改进设计。
图1为本发明的系统组成原理图；图2为本发明边沿检测模块的工作流程图；图3为本发明电平检测模块的工作流程图；图4为本发明错误帧缓存模块的工作流程图；图5为错误帧数据缓存示意图。
具体实施例方式如图1所示，本发明包括辐照环境外的主控计算机，辐照环境内的可编程逻辑器件、存储器件、传输协议器件。其中可编程逻辑器件内包含了模式选择模块、向量生成模块、边沿检测模块、电平检测模块、错误帧缓存模块、传输协议模块；主控计算机通过数据传输线与传输协议器件相连，传输协议器件与可编程逻辑器件中传输协议模块的传输端口连接，存储器件与可编程逻辑器件中错误帧缓存模块的端口连接，数字专用集成电路与可编程逻辑器件中向量生成模块、边沿检测模块、电平检测模块、错误帧缓存模块的端口相连; 可编程逻辑器件中模式选择模块接收传输协议模块发来的指令对向量生成模块、边沿检测模块、电平检测模块、错误帧缓存模块进行配置；向量生成模块接收模式选择模块发来的配置信息产生测试向量给数字专用集成电路、产生同步信号给边沿检测模块、电平检测模块和错误帧缓存模块；边沿检测模块接收模式选择模块发来的配置命令检测数字专用集成电路的输出信号，并将边沿检测结果通过传输协议模块发出；电平检测模块接收模式选择模块发来的配置命令检测数字专用集成电路的输出信号，并将电平检测结果通过传输协议模块发出；错误帧缓存模块接收模式选择模块发来的配置命令检测数字专用集成电路的输出信号，将错误帧检测结果缓存在存储器件中，并可以通过传输协议模块发出该结果。下面具体介绍本发明系统的实现过程。主控计算机上的上位机控制程序发出模式设置命令，通过传输协议器件传给可编程逻辑器件，传输协议可以是RS232串口协议、USB2. 0协议或以太网IEEE802. 3协议，传输协议器件为支持相应传输协议的协议芯片；存储器件可以为动态存储器SDRAM、静态存储器SRAM或闪存FLASH中，存储器件的读写频率需高于数字专用集成电路触发器链的工作频率；可编程逻辑器件中的传输协议模块将接收到的模式设置命令发给模式选择模块，模式选择模块相应地配置向量生成模块、边沿检测模块、电平检测模块、错误帧缓存模块。模式选择模块用硬件描述HDL语言程序实现，用以设置检测系统的时钟频率、帧长(触发器链长度N)、测试模式(动态测试还是静态测试)、测试码(写0还是写1)，并将以上配置信息通过参数变量的形式设置给向量生成模块、边沿检测模块、电平检测模块、错误帧缓存模块。向量生成模块用硬件描述HDL语言程序实现。按照模式选择模块发来的时钟频率、数字专用集成电路触发器链长度、测试模式和测试码四项配置信息，向量生成模块将接收到的与触发器链长度相同的测试码输出至触发器链数据输入端口，完成对数字专用集成电路的初始置位，向量生成模块根据测试模式产生数字测试向量，当配置的测试模式为动态测试，向量生成模块连续生成N个与触发器链长度相同的测试码(0或1)输出至触发器链数据输入端口，当配置的测试模式为静态测试，向量生成模块生成一个与触发器链长度相同的测试码输出至触发器链数据输入端口，N为自然数；同时向量生成模块根据配置的时钟频率产生时钟同步信号输出至边沿检测模块、电平检测模块、错误帧缓存模块和数字专用集成电路进行时钟同步。图2说明了边沿检测模块的实现流程图，用硬件描述HDL语言程序实现。接收模式选择模块配置的数字专用集成电路触发器链长度、测试模式和测试码三项配置信息；打开辐照源开始辐照粒子，边沿检测模块根据测试模式进行边沿检测，若接收的测试模式为动态测试，若为动态测试，在每个同步时钟信号的下降沿来临时读取数字专用集成电路的触发器链数据输出端口的输出向量，将触发器链数据输出端口的输出向量与配置的测试码进行比较，若二者不一致则边沿检测计数器值加1，若二者一致则边沿检测计数器值不变，判断传输协议模块是否发来结束的命令，若是辐照源关闭，结束比较，若否等待下一个同步时钟下降沿继续比较；若为静态测试，向量生成模块将固定电平1给数字专用集成电路的时钟端口将时钟信号停止，打开辐照源开始辐照粒子，累计辐照粒子达到标准后停止辐照，读取触发器链数据输出端口的输出向量，读取的输出向量长度与配置的触发器链长度相同， 将触发器链数据输出端口的输出向量与配置的测试码进行比较，若二者不一致则将不一致的个数赋予边沿检测计数器，若二者相一致，则边沿检测计数器值记为零，接收传输协议模块发来结束的命令，向量生成模块恢复同步时钟信号，统计边沿检测的错误数，并发回错误数给主控计算机。图3说明了电平检测模块的实现流程图，用硬件描述HDL语言程序实现。接收模式选择模块配置的数字专用集成电路触发器链长度、测试模式和测试码三项配置信息；打开辐照源开始辐照粒子，电平检测模块根据测试模式进行电平检测，若接收的测试模式为动态测试，在每个时钟同步信号的下降沿电平检测模块读取触发器链数据输出端口的输出向量，其中第一个时钟周期触发器链数据输出端口的输出向量与配置的测试码进行比较， 其余时钟周期将本时钟周期触发器链数据输出端口的输出向量与上一时钟周期触发器链数据输出端口的输出向量进行比较(比较完毕后缓存当前时钟周期输出端口的测试向量以备下一个时钟周期比较)，若二者不一致则电平检测计数器值加1，若二者相一致则电平检测计数器值不变，判断传输协议模块是否发来结束的命令，若是辐照源关闭，结束比较， 若否等待下一个同步时钟下降沿继续比较；若为静态测试，向量生成模块将固定电平1给数字专用集成电路的时钟端口将时钟信号停止，打开辐照源开始辐照粒子，累计辐照粒子达到标准后停止辐照，在单粒子辐照完成后读取触发器链数据输出端口的输出向量，读取的输出向量长度与配置的触发器链长度相同，电平检测计数器记录触发器链数据输出端口输出向量中电平跳变的次数，接收传输协议模块发来结束的命令，向量生成模块恢复同步时钟信号，统计电平变化次数，即为电平检测错误数，并发回该错误值给主控计算机。图4说明了错误帧缓存模块的实现流程图，用硬件描述HDL语言程序实现。错误帧缓存模块只在选择了动态测试模式下才进行工作，静态测试模式下不工作。打开辐照源开始辐照粒子，在每个时钟同步信号的下降沿错误帧缓存模块缓存触发器链数据输出端口的输出向量，缓存的输出向量长度与配置的触发器链长度相同，每个与触发器链长度相同的输出向量为一帧，若缓存的输出向量中有一位数据与配置的测试码不同，则将错误帧标志位设置为1，并将错误帧数据存储至存储器件中，辐照结束后通过传输协议模块将错误帧数据输出至主控计算机，若缓存的输出向量中每一位数据均与配置的测试码相同，则将错误帧标志位设置为0。。图5举例说明了一个错误帧缓存的实例。假设某款待测芯片中的触发器链长为N， 那么每帧的长度也定义为N，在动态测试的过程中，不断缓存刷新触发器数据输出端一帧的数据，帧序1 X-I的各帧数据无误，错误帧标志位为0，不保存这些帧的数据，帧序X的帧数据第3位有误，错误帧标志位为1，保存当前帧数据至外部存储器，同时可以判定标号为 3的触发器发生了一次单粒子翻转，以此类推，即可以精确地统计出每个触发器的单粒子翻转错误率。辐照过程中，传输协议模块实时地将边沿检测计数器的值和电平检测计数器的值发回主控计算机，主控计算机根据保存记录，当短时间内边沿检测计数器增加值远大于电平检测计数器增加值(例如10个时钟周期内大于N/10倍)，可以判断为时钟电路单粒子翻转造成的大量触发器翻转，反之为正常大量的触发器单粒子翻转，结合错误帧数据还可以定位单粒子敏感时钟电路或触发器编号。辐照结束后，错误帧数据通过传输协议模块发回主控计算机，可以统计错误帧数据中每个触发器(1 N)的错误率(错误率=错误数/辐照粒子数)。本发明未详细说明部分属本领域技术人员公知常识。
权利要求
1.一种检测数字专用集成电路中触发器单粒子效应的系统，其特征在于包括主控计算机、可编程逻辑器件、存储器件、传输协议器件；其中可编程逻辑器件由模式选择模块、向量生成模块、边沿检测模块、电平检测模块、错误帧缓存模块和传输协议模块组成；主控计算机，控制可编程逻辑器件的运行，接收可编程逻辑器件检测到的边沿检测计数器值、电平检测计数器值和错误帧数据； 存储器件，缓存错误帧数据；传输协议器件，完成主控计算机和可编程逻辑器件通讯传输； 传输协议模块，完成可编程逻辑器件和传输协议器件的通讯传输； 模式选择模块，接收主控计算机的控制指令产生时钟频率、数字专用集成电路触发器链长度、测试模式和测试码四项配置信息，并利用四项配置信息对向量生成模块、边沿检测模块、电平检测模块、错误帧缓存模块进行配置；向量生成模块，根据模式选择模块配置的四项配置信息产生数字测试向量输出至数字专用集成电路触发器链数据输入端口，根据模式选择模块配置的时钟频率产生时钟同步信号输出至边沿检测模块、电平检测模块和错误帧缓存模块进行时钟同步；边沿检测模块，根据模式选择模块配置的数字专用集成电路触发器链长度、测试模式和测试码三项配置信息对数字专用集成电路触发器链数据输出端口的输出向量进行边沿检测得到边沿检测计数器值，边沿检测计数器值通过传输协议模块输出至主控计算机；电平检测模块，根据模式选择模块配置的数字专用集成电路触发器链长度、测试模式和测试码三项配置信息对数字专用集成电路触发器链数据输出端口的输出向量进行电平检测得到电平检测计数器值，电平检测计数器值通过传输协议模块输出至主控计算机；错误帧缓存模块，根据模式选择模块配置的数字专用集成电路触发器链长度和测试码两项配置信息对数字专用集成电路触发器链数据输出端口的输出向量进行错误帧检测得到错误帧数据，错误帧数据缓存在存储器件中并通过传输协议模块输出至主控计算机。
2.根据权利要求1所述的一种检测数字专用集成电路中触发器单粒子效应的系统，其特征在于所述向量生成模块的工作过程为(1)接收模式选择模块配置的时钟频率、数字专用集成电路触发器链长度、测试模式和测试码四项配置信息；(2)向量生成模块将接收到的与触发器链长度相同的测试码输出至触发器链数据输入端口，完成对数字专用集成电路的初始置位；(3)向量生成模块根据测试模式产生数字测试向量，当配置的测试模式为动态测试，向量生成模块连续生成N个与触发器链长度相同的测试码输出至触发器链数据输入端口，当配置的测试模式为静态测试，向量生成模块生成一个与触发器链长度相同的测试码输出至触发器链数据输入端口，N为自然数；同时向量生成模块根据配置的时钟频率产生时钟同步信号输出至边沿检测模块、电平检测模块、错误帧缓存模块和数字专用集成电路进行时钟同步。
3.根据权利要求1所述的一种检测数字专用集成电路中触发器单粒子效应的系统，其特征在于所述边沿检测模块的工作过程为(1)接收模式选择模块配置的数字专用集成电路触发器链长度、测试模式和测试码三项配置信息；(2)边沿检测模块根据测试模式进行边沿检测，若接收的测试模式为动态测试，则在每个时钟同步信号的下降沿边沿检测模块读取触发器链数据输出端口的输出向量，将触发器链数据输出端口的输出向量与配置的测试码进行比较，若二者不一致则边沿检测计数器值加1，若二者一致则边沿检测计数器值不变；若接收的测试模式为静态测试，则在单粒子辐照完成后读取触发器链数据输出端口的输出向量，读取的输出向量长度与配置的触发器链长度相同，将触发器链数据输出端口的输出向量与配置的测试码进行比较，若二者不一致则将不一致的个数赋予边沿检测计数器，若二者相一致，则边沿检测计数器值记为零；(3)将边沿检测计数器值通过传输协议模块输出至主控计算机。
4.根据权利要求1所述的一种检测数字专用集成电路中触发器单粒子效应的系统，其特征在于所述电平检测模块的工作过程为(1)接收模式选择模块配置的数字专用集成电路触发器链长度、测试模式和测试码三项配置信息；(2)电平检测模块根据测试模式进行电平检测，若接收的测试模式为动态测试，则在每个时钟同步信号的下降沿电平检测模块读取触发器链数据输出端口的输出向量，其中第一个时钟周期触发器链数据输出端口的输出向量与配置的测试码进行比较，其余时钟周期将本时钟周期触发器链数据输出端口的输出向量与上一时钟周期触发器链数据输出端口的输出向量进行比较，若二者不一致则电平检测计数器值加1，若二者相一致则电平检测计数器值不变；若接收的测试模式为静态测试，则在单粒子辐照完成后读取触发器链数据输出端口的输出向量，读取的输出向量长度与配置的触发器链长度相同，电平检测计数器记录触发器链数据输出端口输出向量中电平跳变的次数；(3)将电平检测计数器值通过传输协议模块输出至主控计算机。
5.根据权利要求1所述的一种检测数字专用集成电路中触发器单粒子效应的系统，其特征在于所述错误帧缓存模块的工作过程为(1)接收模式选择模块配置的数字专用集成电路触发器链长度和测试码两项配置信息；(2)在每个时钟同步信号的下降沿错误帧缓存模块缓存触发器链数据输出端口的输出向量，缓存的输出向量长度与配置的触发器链长度相同，若缓存的输出向量中有一位数据与配置的测试码不同，则将错误帧标志位设置为1，并将错误帧数据存储至存储器件中，待单粒子辐照完成后通过传输协议模块将错误帧数据输出至主控计算机，若缓存的输出向量中每一位数据均与配置的测试码相同，则将错误帧标志位设置为0。
全文摘要
本发明公开了一种检测数字专用集成电路中触发器单粒子效应的系统，包括主控计算机、可编程逻辑器件、存储器件、传输协议器件；其中可编程逻辑器件由模式选择模块、向量生成模块、边沿检测模块、电平检测模块、错误帧缓存模块和传输协议模块组成。本发明能够有效区分时钟电路单粒子翻转造成的大量触发器翻转与正常大量的触发器单粒子翻转现象，同时结合错误帧缓存模块的保存数据，精确地统计出每个触发器的单粒子翻转错误率。本发明系统组成简单，检测精度高。
文档编号G01R31/303GK102262212SQ20111009240
公开日2011年11月30日 申请日期2011年4月13日 优先权日2011年4月13日
发明者于春青, 刘立全, 岳素格, 杜守刚, 杨晓飞, 江军, 祝长民, 范隆, 董攀, 贾海涛, 郑宏超 申请人:中国航天科技集团公司第九研究院第七七二研究所, 北京时代民芯科技有限公司