专利名称：自动焦度计控制设备和自动焦度计系统的制作方法
技术领域：
本发明涉及验光配镜技术领域，更具体地说，涉及一种自动焦度计控制设备和一种自动焦度计系统。
背景技术：
自动焦度计是用于验光配镜的小型半智能化测量仪器，其作为一种高级测量仪器已经在眼镜行业中得到广泛应用。所述自动焦度计的控制核心要求体积小且处理速度快，以适应轻便快捷的使用需求，现有的自动焦度计大多使用小型MCU和DSP组成的控制核心，虽然价格低廉，但数据处理速度不理想且测量精度低下，系统可拓展度小；而用ARM的嵌入式系统虽然满足了数据处理快速的要求，但成本高昂。
发明内容
有鉴于此，本发明提供一种自动焦度计控制设备和一种自动焦度计系统，基于 FPGA/S0PC/NI0SII控制系统，以实现数据处理快速且成本低廉的目的。一种自动焦度计控制设备，包括片上可编程器件FPGA、作为协处理器的微控制单元MCU、闪存FLASH和互补金属氧化物半导体CMOS图像传感器其中所述FPGA嵌入可编程片上系统S0PC，并在所述SOPC中集成微处理软核NI0SII， 所述FPGA与所述MCU连接；所述FPGA分别以地址线及数据线与所述FLASH连接；所述CMOS图像传感器与所述FPGA连接。该实施方式中的控制设备在FPGA中嵌入S0PC，并在其中集成NI0SII，由于所述 FPGA可进行并行处理及高速的图像数据处理，实现了图像的阀值分割、二值化和空域滤波及边缘检测等功能，嵌入的SOPC可解决SOC方案，设计周期短且成本低并结合嵌入的 NIOSII软核的技术，达到了快速处理图像数据及节省成本的技术效果。优选地，所述FPGA通过所述串行外围设备接口 SPI与所述MCU连接实现串行通该实施例方式中的MCU与所述FPGA之间以SPI实现串行通信，处理速度高，使主、 协处理器之间的指令交互快速便捷。优选地，所述FPGA分别以地址线及数据线与所述FLASH连接具体为FPGA分别以 23条地址线和8条数据线与所述FLASH连接。所述23条地址线和8条数据线作为优选在该实施例中选用，而并不局限于该种形式。优选地，所述设备还包括复杂可编程逻辑器件CPLD，所述CPLD对所述FPGA加载配置并接收所述MCU发出的中断处理指令，分别以23条地址线和8条数据线与所述FLASH 连接。
所述CPLD连接于所述MCU与所述FLASH之间，提供了对FLASH读写的第二条通道， 使成本较低的MCU发挥协处理器的作用，系统的扩展度提高。优选地，所述CMOS图像传感器与所述FPGA连接具体为所述CMOS图像传感器通过LVDS与所述FPGA连接。所述FPGA与CMOS图像传感器之间以LVDS高速差分传输线连接，保证了图像数据的实时高质量传输。优选地，所述设备还包括薄膜晶体管液晶显示器TFT-IXD，与所述FPGA通过LVDS 连接。TFT-IXD作为优选在该实施例中选用，而并不局限于上述列举形式。一种自动焦度计系统，包括自动焦度计及控制所述自动焦度计工作的自动焦度计控制设备，所述控制设备包括片上可编程器件FPGA、作为协处理器的微控制单元MCU、 闪存FLASH和互补金属氧化物半导体CMOS图像传感器其中所述FPGA嵌入可编程片上系统S0PC，并在所述SOPC中集成微处理软核NI0SII， 所述FPGA与所述MCU连接；所述FPGA分别以地址线及数据线与所述FLASH连接；所述CMOS图像传感器与所述FPGA连接。优选地，所述NIOSII具体为NI0SII/f型。优选地，所述设备还包括复杂可编程逻辑器件CPLD，所述CPLD对所述FPGA加载配置并接收所述MCU发出的中断处理指令，分别以23条地址线和8条数据线与所述FLASH 连接。优选地，所述CMOS图像传感器的像素为130万。本系统与上述设备对应，系统中包含有控制设备及自动焦度计，所述控制设备通过SOPC技术嵌入FPGA，并在SOPC系统中集成NI0SII，实现了处理快速和成本降低的技术效果，所述NI0SII/f属快速型处理器，进一步提高了处理能力。而作为优选可将复杂可编程逻辑器件CPLD连接于所述MCU与所述FLASH之间，为FLASH读写的第二通道。从上述的技术方案可以看出，本发明实施例以FPGA核心处理器为载体以FPGA为载体嵌入了 SOPC系统，并在所述SOPC系统中集成了软核NI0SII，具备针对图像的二值化、 低通滤波和边缘检测等功能，并对眼镜镜片的球镜度、柱镜度、柱镜轴位角等的快速准确测量，并将MCU作为协处理器，节省了该控制设备的成本，嵌入的SOPC可解决SOC方案，设计周期短且成本低并结合嵌入的NIOSII软核的技术，达到了快速处理图像数据及节省成本的技术效果。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图Ia为本发明实施例公开的一种自动焦度计控制设备结构示意图；图Ib为本发明实施例公开的一种自动焦度计控制设备对应的方法流程图2为本发明实施例公开的一种自动焦度计控制设备结构示意图；图3为本发明实施例公开的一种自动焦度计系统结构示意图。
具体实施例方式为了引用和清楚起见，下文中使用的技术名词、简写或缩写总结如下FPGA Field-Programmable Gate Array，现场可编程门阵列；SPI =Serial Peripheral Interface，串行外围设备接口 ；MCU =Micro Control Unit，微控制单元；CPLD Complex Programmable Logic Device，复杂可编程逻辑器件；LVDS 一个数字信号接口，可进行视频输出，一般在工业领域或行业内部使用。下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例公开了一种自动焦度计控制设备和一种自动焦度计系统，基于 FPGA/S0PC/NI0SII控制系统，以实现数据处理快速且成本低廉的目的。图Ia示出了一种自动焦度计控制设备，包括片上可编程器件FPGA11、作为协处理器的微控制单元MCU12、闪存FLASH13和CMOS 图像传感器14其中所述FPGAll嵌入可编程片上系统SOPC及嵌入式微处理软核NI0SII，并与所述 MCUl2连接；所述FPGAll分别以地址线及数据线与所述FLASH13连接；所述CMOS图像传感器14与所述FPGAll连接。所述FPGA可进行并行处理及矩阵运算，其接收CMOS图像传感器的图像信息，实现针对图像的阀值分割、二值化、空域滤波及边缘检测等功能，为了提高其浮点处理能力，使用Altera的浮点自定义指令IP核，其固有存储设备与4M或8M片外NOR FLASH作为存储器，所述FPGAll与所述FLASH分别以23条地址线及8条数据线连接，可方便的实现所述 FPGA对FLASH存储器的读写存储。所述NIOSII是Altera的嵌入式微处理软核，是一种采用单指令流的RISC32位嵌入式微处理器，多数指令可在一个时钟周期内完成，使用方便灵活，作为优选，本实施例使用的NIOSII处理器为NI0SII/f型快速型处理器，进一步加快了图像处理速度。所述SOPC为可编程片上系统，其基于可编程逻辑器件可重构的S0C，并集成了硬核或软核CPU，该系统可灵活高效地解决SOC方案，设计周期短设计成本低。更为具体地，利用所述SOPC技术对图像数据进行处理，如图Ib所示步骤11 对述CMOS采集的原始图像进行直方图统计，确定图像中主经和背景的分界线，即分割阀值；步骤12 对所述CMOS采集的原始图像利用空域滤波算法中的低通滤波算子，对图像信息进行滤波处理，以尽可能去除高频噪声使图像变得平滑；滤波后的图像分为两路进行处理，分别是步骤121与步骤122 ；
步骤121 通过光斑向X-Y方向上的投射图，分割出每个光斑所在的区域；步骤122 利用前述步骤12中获得的分割阀值对图像进行二值化处理，然后对二值图像进行拉普拉斯边缘检测，获得每一个光斑的单像素边缘图像；步骤13 利用上述步骤121与步骤122两条路径的处理结果，提取每一个已确定区域的光斑的中心，最终形成光斑中心坐标矩阵；步骤14 利用所述光斑中心坐标矩阵可计算镜片的球镜度、柱镜度、棱镜度及柱镜轴位方向等光学参数。充分利用FPGA的并行处理特点，避免了其浮点处理能力差的缺陷，使得整个图像处理流程的时间大幅减少，系统运行更加流畅。所述MCU为协处理器，为系统提供SPI、I2C、USB和UART等通信接口，并在开机时对TFT-LCD，及CMOS进行初始化。优选地所述FPGA通过所述串行外围设备接口 SPI与所述MCU连接实现串行通信，该实施例中的MCU与所述FPGA之间以SPI实现串行通信，处理速度高，使主、协处理器之间的指令交互快速便捷； 所述FPGA与CMOS图像传感器之间以LVDS高速差分传输线连接，保证了图像数据的实时高质量传输。该实施例中，控制设备在FPGA中集成NIOSII，由于所述FPGA可进行并行处理及高速的图像数据处理，实现了图像的阀值分割、二值化和空域滤波及边缘检测等功能，嵌入的 SOPC可解决SOC方案，设计周期短且成本低并结合嵌入的OTOSII软核的技术，达到了快速处理图像数据及节省成本的技术效果。图2示出了又一种自动焦度计控制设备，相同之处参见图1图示及其说明不再赘述，现就不同部件进行描述，基于图1，图2还包括复杂可编程逻辑器件CPLD21，所述CPLD 对所述FPGA加载配置并接收所述MCU发出的中断处理指令，分别以23条地址线和8条数据线与所述FLASH连接。所述FPGA与所述CPLD公用23条地址线和8条数据线不仅能把FPGA在工作时能将FLASH中的数据转移到SDRAM中，也可通过USB进行数据传输，接收所述MCU的中断协处理，快速对FLASH进行读写操作；所述CPLD连接于所述MCU与所述FLASH之间，提供了对FLASH读写的第二条通道，使成本较低的MCU发挥协处理器高性能价值，系统的扩展度提尚；以及，薄膜晶体管液晶显示器TFT-LCD22，与所述FPGA通过LVDS连接。所述LVDS的使用使焦度计使用过程中可进行实时显示，操作界面更人性化， TFT-LCD作为优选在该实施例中选用，而并不局限于上述列举形式。图3示出了一种自动焦度计系统，包括自动焦度计31及控制所述自动焦度计工作的自动焦度计控制设备，所述控制设备包括片上可编程器件FPGA321、作为协处理器的微控制单元MCU322、闪存FLASH323和互补金属氧化物半导体CMOS图像传感器3M其中所述FPGA321嵌入可编程片上系统S0PC，并在所述SOPC中集成微处理软核 NI0SII，所述FPGA321与所述MCU322连接；
所述FPGA321分别以地址线及数据线与所述FLASH323连接；所述CMOS图像传感器3M与所述FPGA321连接；复杂可编程逻辑器件CPLD325，所述CPLD对所述FPGA加载配置并接收所述MCU发出的中断处理指令，分别以23条地址线和8条数据线与所述FLASH连接。薄膜晶体管液晶显示器TFT-LCD326，与所述FPGA通过LVDS连接。需要说明的是，所述FPGA分别以地址线及数据线与所述FLASH连接具体为FPGA 分别以23条地址线和8条数据线与所述FLASH连接；所述NIOSII具体为NIOSII/f型；所述CMOS图像传感器的像素为130万。本系统与上述设备对应，对于设备各部件的详细描述参见图1图示及其说明， 不再赘述，所述系统中包含有控制设备及自动焦度计，所述控制设备嵌入SOPC并集成 NI0SII，实现了处理快速和成本降低的技术效果，所述NIOSII/f属快速型处理器，进一步提高了处理能力。而作为优选可将复杂可编程逻辑器件CPLD连接于所述MCU与所述FLASH 之间，为FLASH读写的第二通道。综上所述本发明实施例以FPGA核心处理器为载体以FPGA为载体嵌入了 SOPC系统，并在所述SOPC系统中集成了软核NIOS II，具备针对图像的二值化、低通滤波和边缘检测等功能， 并对眼镜镜片的球镜度、柱镜度、柱镜轴位角等的快速准确测量，并将MCU作为协处理器， 节省了该控制设备的成本，嵌入的SOPC可解决SOC方案，设计周期短且成本低并结合嵌入的NIOSII软核的技术，达到了快速处理图像数据及节省成本的技术效果；另外，本发明的实施例中，将所述CPLD连接于所述MCU与所述FLASH之间，提供了对FLASH读写的第二条通道，使成本较低的MCU发挥协处理器高性能价值，系统的扩展度提高，保证了后续软件升级的方便性；本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种自动焦度计控制设备，其特征在于，包括片上可编程器件FPGA、作为协处理器的微控制单元MCU、闪存FLASH和互补金属氧化物半导体CMOS图像传感器其中所述FPGA嵌入可编程片上系统S0PC，并在所述SOPC中集成微处理软核NI0SII，所述 FPGA与所述MCU连接；所述FPGA分别以地址线及数据线与所述FLASH连接；所述CMOS图像传感器与所述FPGA连接。
2.根据权利要求1所述的设备，其特征在于，所述FPGA通过所述串行外围设备接口 SPI与所述MCU连接实现串行通信。
3.根据权利要求1所述的设备，其特征在于，所述FPGA分别以地址线及数据线与所述 FLASH连接具体为FPGA分别以23条地址线和8条数据线与所述FLASH连接。
4.根据权利要求1所述的设备，其特征在于，还包括复杂可编程逻辑器件CPLD，所述 CPLD对所述FPGA加载配置并接收所述MCU发出的中断处理指令，分别以23条地址线和8 条数据线与所述FLASH连接。
5.根据权利要求1所述的设备，其特征在于，所述CMOS图像传感器与所述FPGA连接具体为所述CMOS图像传感器通过LVDS与所述FPGA连接。
6.根据权利要求1所述的设备，其特征在于，还包括薄膜晶体管液晶显示器TFT-LCD， 与所述FPGA通过LVDS连接。
7.一种自动焦度计系统，其特征在于，包括自动焦度计及控制所述自动焦度计工作的自动焦度计控制设备，所述控制设备包括片上可编程器件FPGA、作为协处理器的微控制单元MCU、闪存FLASH和互补金属氧化物半导体CMOS图像传感器其中所述FPGA嵌入可编程片上系统S0PC，并在所述SOPC中集成微处理软核NI0SII，所述 FPGA与所述MCU连接；所述FPGA分别以地址线及数据线与所述FLASH连接；所述CMOS图像传感器与所述FPGA连接。
8.根据权利要求7所述的系统，其特征在于，所述NIOSII具体为NIOSII/f型。
9.根据权利要求7所述的系统，其特征在于，所述控制设备还包括复杂可编程逻辑器件CPLD，所述CPLD对所述FPGA加载配置并接收所述MCU发出的中断处理指令，分别以23 条地址线和8条数据线与所述FLASH连接。
10.根据权利要求7所述的系统，其特征在于，所述CMOS图像传感器的像素为130万。
全文摘要
本发明实施例公开了一种自动焦度计控制设备和一种自动焦度计系统，以FPGA为载体嵌入了SOPC系统，并在所述SOPC系统中集成了软核NIOSII，处理由所述CMOS采集的图像信息，具备针对图像的二值化、低通滤波和边缘检测等功能，并对眼镜镜片的球镜度、柱镜度、柱镜轴位角等的快速准确测量，并将MCU作为协处理器，节省了该控制设备的成本，嵌入的SOPC可解决SOC方案，设计周期短且成本低并结合嵌入的NIOSII软核的技术，达到了快速处理图像数据及节省成本的技术效果。
文档编号G01M11/02GK102252827SQ201110096898
公开日2011年11月23日 申请日期2011年4月18日 优先权日2011年4月18日
发明者胡冰 申请人:重庆远视科技有限公司