专利名称：断路器二次接线循环检测系统的制作方法
技术领域：
断路器二次接线循环检测系统技术领域[0001]本实用新型涉及断路器二次接线循环检测系统。
技术背景[0002]断路器二次接线检测是针对断路器二次回路中元器件之间的接线、控制合，分，储能动作的接线以及辅助触点的接线等接线关系的检测。[0003]针对二次接线检测，目前大多采用万用表来测量连接线之间的通断关系，虽然通过现有测试设备也能达到检测的目的，但是还存在缺陷[0004]一、通过现有测试设备智能检测固定常用的几种型号断路器的二次接线通断关系，检测很局限；[0005]二、在检测过程中只检测断路器二次接线设置连通的点，其它不设置的点不做任何处理，检测不全面。发明内容[0006]为了解决现有的二次接线检测方式检测局限、检测不全面的技术问题，本实用新型提供一种断路器二次接线循环检测系统。[0007]本实用新型的技术解决方案[0008]断路器二次接线循环检测系统，包括上位机、数据采集卡、第一可编程逻辑控制器 FPGAl、多个施加电压电路、多个检测电压电路以及第二可编程逻辑控制器FPGA2，施加电压电路和检测电压电路的数量与节点数量相等；每个施加电压电路和检测电压电路均与待测断路器的一个节点in连接；[0009]所述采集卡设置在上位机上，所述数据采集卡控制第一可编程逻辑控制器，所述第一可编程逻辑控制器控制多个施加电压电路的选通，[0010]所述数据采集卡控制第二可编程逻辑控制器FPGA2，所述第二可编程逻辑控制器 FPGA2控制多个检测电压电路的选通，所述多个检测电压电路输出结果通过第二可编程逻辑控制器上传给上位机。[0011]上述第一可编程逻辑控制器FPGAl包括第一译码器，所述第一译码器用于接收数据采集卡发送的数字量(DOO-DC^)并译码成64路数字信号一对一的输入给施加电压电路。[0012]上述第二可编程逻辑控制器FPGA2包括第二译码器和第三译码器，所述第二译码器用于接收数据采集卡发送的数字量(D06-D011)并译码成64路数字信号一对一的输入给检测电压电路，所述第三译码器用于对检测电压电路发送的检测结果进行译码输出数字量 (DIO)并上传给上位机。[0013]断路器二次接线循环检测方法，其特殊之处在于包括以下步骤[0014]1将待测断路器的节点依次编号为ipi2、……in，η为自然数；[0015]2取I1作为施加电压节点，[0016]3第一可编程逻辑控制器FPGAl选择相应的施加电压电路给该节点施加电压；[0017]4第二可编程逻辑控制器FPGA2中的第二译码器依次检测所有节点是否带电[0018]若带电，则电压检测电路输出高电平给第二可编程逻辑控制器中的第三译码器， 第三译码器译码输出“ 1，，后上传给上位机；[0019]若不带电，则电压检测电路输出低电平给第二可编程逻辑控制器中的第三译码器，第三译码器译码输出“ 1，，后上传给上位机；[0020]5取12作为施加电压节点，重复步骤3和步骤4]；[0021]直至取、作为施加电压节点进行检测。[0022]本实用新型所具有的优点[0023]1、本实用新型通过上位机控制可编程逻辑控制器，控制施加电压电路和电压检测电路，实现断路器就节点通断的自动检测，提高断路器的检测效率，避免了人为检测失误。[0024]2、本实用新型通过上位机控制可编程逻辑控制器，控制施加电压电路和电压检测电路，实现断路器节点通断的全面检测，克服了现有的检测设备的局限性。
[0025]图1为本实用新型的系统示意图；[0026]图2为本实用新型的系统原理框图；[0027]图3为本实用新型第一可编程逻辑控制器的结构示意图；[0028]图4为本实用新型第二可编程逻辑控制器的结构示意图；[0029]图5为本实用新型数据采集卡控制可编程逻辑控制器的示意图；[0030]图6为本实用新型实施例检测的矩阵结果示意图；[0031]图7为本实用新型一种实施例中断路器二次接线循环检测流程图[0032]图8为本实用新型施加电压电路图；[0033]图9为本实用新型检测电压电路。
具体实施方式
[0034]断路器二次接线循环检测系统，包括上位机、数据采集卡、第一可编程逻辑控制器 FPGAl、多个施加电压电路、多个检测电压电路以及第二可编程逻辑控制器FPGA2，待测断路器包括依次排列的i节点，最后一个节点定义为imax ；其中i、imax均为自然数，施加电压电路和检测电压电路的数量与节点数量相等；[0035]每个所述节点均与一个施加电压电路和一个检测电压电路连接，[0036]所述采集卡设置在上位机上，所述数据采集卡控制第一可编程逻辑控制器，所述第一可编程逻辑控制器控制多个施加电压电路的选通，[0037]所述数据采集卡控制第二可编程逻辑控制器FPGA2，所述第二可编程逻辑控制器 FPGA2控制多个检测电压电路的选通，所述多个检测电压电路输出结果通过第二可编程逻辑控制器上传给上位机。[0038]第一可编程逻辑控制器FPGAl包括第一译码器，所述第一译码器用于接收数据采集卡发送的数字量(DOO-DC^)并译码成64路数字信号一对一的输入给施加电压电路。[0039]第二可编程逻辑控制器FPGA2包括第二译码器和第三译码器，所述第二译码器用于接收数据采集卡发送的数字量(D06-D011)并译码成64路数字信号一对一的输入给检测电压电路，所述第三译码器用于对检测电压电路发送的检测结果进行译码输出数字量 (DIO)并上传给上位机。[0040]断路器二次接线循环检测方法，包括以下步骤[0041]1将待测断路器的节点依次编号为ipi2、……in，η为自然数；[0042]2取I1作为施加电压节点，[0043]3第一可编程逻辑控制器FPGAl选择相应的施加电压电路给该节点施加电压；[0044]4第二可编程逻辑控制器FPGA2中的第二译码器依次检测所有节点是否带电[0045]若带电，则电压检测电路输出高电平给第二可编程逻辑控制器中的第三译码器， 第三译码器译码输出“ 1，，后上传给上位机；[0046]若不带电，则电压检测电路输出低电平给第二可编程逻辑控制器中的第三译码器，第三译码器译码输出“0”后上传给上位机；[0047]5取i2作为施加电压节点，重复步骤3和步骤4 ；[0048]直至取in作为施加电压节点进行检测。[0049]所有输出的“1”、“0”组成一个矩阵，如图6所示。[0050]实施例[0051]图1为整体设计的示意图，主要是针对断路器航空插头上的58个引脚相互之间做通与断的测试。[0052]图2为整体设计原理示意图，通过计算机来进行数据分析和控制数据采集卡来驱动第一可编程逻辑控制器FPGAl，给航空插头1到58节点是否施加电压和选通，判断两点之间的通断关系。使用两片FPGA能够实现对1到64(实际用到58个节点)路节点电压的施加以及带电检测。系统通过上位机软件读写数据采集卡的I/O 口，实现对FPGA的控制。经过FPGAl译码后选择相应的通道施加检测电压，经过FPGA2译码后检测所有节点的带电情况回读至上位机，上位机统计最终的检测结果。[0053]使用数据采集卡控制FPGA ；数字量输出DOO至D05控制FPGAl，数字量输出D06至 DOll控制FPGA2，数字量输入读取是否带电信号。[0054]六路输入信号经过第一可编程逻辑控制器FPGAl译码处理后能够分别选通1到64 路节点施加电压。六路输入信号经过第二可编程逻辑控制器FPGA2译码处理后依次选通带电检测节点，进行该节点是否带电判断。[0055]如图8所示，本实用新型的施加电压电路图，包括电源输入单元、光电隔离单元、 驱动单元、输出单元输出后与被测节点连接。[0056]如图9所示，本实用新型的施加电压电路图，包括光电隔离单元、输出单元输出后与第二可编程逻辑控制器FPGA2连接，光电隔离单元的输入点接被测节点。[0057]如图7所示，为检测待测断路器接线关系的流程图，[0058]1选择施加电压节点N [0059]系统通过上位机读写数据采集卡，数据采集卡输出数字量(DOO-DC^)控制第一可编程逻辑控制器FPGAl，第一可编程逻辑控制器FPGAl译码数字量(DOO-DC^)输出64路数字信号选择相应的施加电压节点N，N = k，(k为自然数)；[0060]1. 1选择第一个节点为施加电压节点，即k = 1 ；[0061]2施加电压5[0062]与步骤1所选择的施加电压节点N连接的施加电压电路给该节点施加电压；[0063]3选择检测电压节点，并检测该节点是否带电，数据采集卡输出数字量 (D06-D011)控制第二可编程逻辑控制器FPGA2，第二可编程逻辑控制器FPGA2对数字量 (D06-D011)进行译码后依次选通相应的检测节点M(其中M为自然数)，M = j，(j为自然数，j小于等于imax)，与检测节点M连接的电压检测电路检测施加电压节点N和检测节点 M之间是否连通，M = j, (j为自然数，j小于等于imax)[0064]3. 1检测节点j等于1，检测施加电压节点N和检测节点M之间是否连通，电压检测电路将检测结果发送给第二可编程逻辑控制器中的第三译码器，第三译码器将检测结果译码后上传给上位机，若为高电平，则输出“ 1 ”，若为低电平，则输出“0” ；[0065]3. 2检测节点j加一，检测施加电压节点N和检测节点M之间是否连通，电压检测电路将检测结果发送给第二可编程逻辑控制器中的第三译码器，第三译码器将检测结果译码后上传给上位机，若为高电平，则输出“ 1 ”，若为低电平，则输出“0” ；[0066]......[0067]直至j等于imax，执行步骤4；[0068]4k加一，执行步骤3；[0069]......[0070]直至 k = imax。[0071]给节点1施加电压，通过第二可编程逻辑控制器FPGA2依次选通节点1到节点58， 分别检测节点1和节点1、节点1和节点2……节点1和节点58的通断性；接着给节点2施加电压，依次选通节点1到节点58，检测节点2和节点1、节点2和节点2……节点2和节点 58的通断性；……直到给节点58施加电压，依次选通节点1到节点58，检测节点58和节点1、节点58和节点2……节点58和节点58的通断性，所有节点的通断性生成一个58*58 的矩阵，矩阵中0表示节点之间不连通，1表示节点之间连通。
权利要求1.断路器二次接线循环检测系统，其特征在于包括上位机、数据采集卡、第一可编程逻辑控制器(FPGAl)、多个施加电压电路、多个检测电压电路以及第二可编程逻辑控制器 (FPGA》，施加电压电路和检测电压电路的数量与节点数量相等；每个施加电压电路和检测电压电路均与待测断路器的一个节点in连接；所述采集卡设置在上位机上，所述数据采集卡控制第一可编程逻辑控制器，所述第一可编程逻辑控制器控制多个施加电压电路的选通，所述数据采集卡控制第二可编程逻辑控制器(FPGA》，所述第二可编程逻辑控制器 (FPGA2)控制多个检测电压电路的选通，所述多个检测电压电路输出结果通过第二可编程逻辑控制器上传给上位机。
2.根据权利要求1所述的断路器二次接线循环检测系统，其特征在于所述第一可编程逻辑控制器(FPGAl)包括第一译码器，所述第一译码器用于接收数据采集卡发送的数字量(DOO-DC^)并译码成64路数字信号一对一的输入给施加电压电路。
3.根据权利要求1或2所述的断路器二次接线循环检测系统，其特征在于所述第二可编程逻辑控制器(FPGA》包括第二译码器和第三译码器，所述第二译码器用于接收数据采集卡发送的数字量(D06-D011)并译码成64路数字信号一对一的输入给检测电压电路， 所述第三译码器用于对检测电压电路发送的检测结果进行译码输出数字量(DIO)并上传给上位机。
专利摘要本实用新型涉及断路器二次接线循环检测系统，包括上位机、数据采集卡、第一可编程逻辑控制器、多个施加电压电路、多个检测电压电路以及第二可编程逻辑控制器，施加电压电路和检测电压电路的数量与节点数量相等；每个施加电压电路和检测电压电路均与待测断路器的一个节点in连接；数据采集卡控制第一可编程逻辑控制器，第一可编程逻辑控制器控制多个施加电压电路的选通，数据采集卡控制第二可编程逻辑控制器，第二可编程逻辑控制器控制多个检测电压电路的选通。本实用新型解决现有的二次接线检测方式检测局限、检测不全面的技术问题，实现断路器就节点通断的自动检测，提高检测效率，避免了人为检测失误。
文档编号G01R31/327GK202256620SQ20112039102
公开日2012年5月30日 申请日期2011年10月14日 优先权日2011年10月14日
发明者赵建龙, 郭利勤, 金基平 申请人:西安博能电力技术有限公司