专利名称：具有数字输出的准确且成本高效的线性霍尔传感器的制作方法
技术领域：
本发明总体上涉及具有数字输出的准确且成本高效的线性霍尔传感器。
背景技术：
霍耳效应器件是基于霍尔效应原理响应于磁场进行操作的固态电子器件，由所述霍尔效应现象，在存在磁场的情况下在电导体两端产生电压差。常规霍尔效应器件通常包括称为霍尔板的平面结构，其被配置为生成与施加的磁场成比例的输出信号(例如电压或电流)。可以将霍尔板配置为平行于衬底的表面(横向霍尔板)或垂直于衬底的表面(垂直霍尔板)。霍尔效应器件(例如霍尔板)到半导体主体(例如硅衬底)中的集成在许多应用中已变得普遍。霍尔效应器件的ー个主要问题是零点偏移误差，其为在不存在磁场的情况下(即磁场等于零)由霍尔效应器件提供的非零输出信号(例如电压、电流)。霍尔效应器件的偏移误差可能是由因制造公差或机械应カ或热电电压引起的小的器件不对称而引起的。为了减小/去除霍尔效应器件所经历的偏移误差，可以将霍尔效应器件配置为沿着器件的不同取向获取读数。称为“电流自旋(current spinning)”的此类方法沿着不同的方向通过霍尔效应器件发送电流并以减小偏移的方式将输出信号組合。例如，可以在测量之间使方形霍尔板旋转90°并且然后可以在自旋循环内取霍尔输出信号的平均值。虽然电流自旋方法可以减小偏移误差，但此类方法不能单独地完全去除偏移误差。
发明内容
在本发明的ー个方面中，涉及ー种磁性传感器电路，包括磁场传感器器件，其被配置为生成与所施加磁场成比例的模拟信号；模拟到数字转换器(ADC)，其被配置为将模拟信号转换成数字信号；以及数字信号处理单元，其被配置为数字地跟踪模拟信号，该数字信号处理单元包括延迟去除电路，该延迟去除电路被配置为基于被跟踪数字信号来生成对应于斩波阶段的多个数字信号分量，并以数学方式对所述多个数字信号分量进行操作以在斩波阶段内生成非延迟、偏移补偿数字输出信号。在本发明的另一方面中，涉及ー种用于数字地跟踪从磁场传感器器件输出的模拟信号的方法，包括生成与由磁场传感器器件检测的所施加磁场成比例的模拟信号；生成跟踪模拟信号的被跟踪数字信号；基于被跟踪数字信号来生成多个数字信号分量，其中，所述多个数字信号分量中的两个或更多对应于斩波阶段；以及以数学方式对对应于斩波阶段的所述多个数字信号分量中的两个或更多进行操作以在斩波阶段内生成非延迟、偏移补偿数字输出信号。在本发明的又一方面中，涉及ー种磁性传感器电路，包括磁场传感器器件，其被配置为生成与所施加磁场成比例的模拟输出信号；斩波生成电路，其被耦合到磁场传感器的输出端并被配置为通过周期性地改变模拟信号的分量的极性来生成斩波信号；数字跟踪単元，其被耦合到斩波生成电路的输出端，该数字跟踪单元包括多个寄存器，各个寄存器、被配置为存储对应于斩波阶段的数字信号分量；以及逻辑元件，其被配置为对对应于特定斩波阶段的第一和第二数字信号分量进行相加或相减以生成非延迟、偏移补偿数字输出信号，其中，第一数字信号分量是由充当主寄存器的所述多个寄存器中的ー个提供的且第二数字信号分量是由充当从属寄存器的所述多个寄存器中的ー个提供的，所述主寄存器存储非延迟数字信号分量，所述从属寄存器存储延迟数字信号分量。
图Ia举例说明被配置为生成与磁场传感器的输出成比例的偏移补偿输出信号的磁性传感器电路。图Ib举例说明对应于图Ia的磁性传感器电路的信号图。图2举例说明被配置为生成跟踪从磁场传感器输出的模拟信号的非延迟、偏移补偿输出信号的磁性传感器电路的第一实施例的方框图。 图3举例说明磁性传感器电路的方框图，示出示例性数字信号处理组件的更详细实施例。图4举例说明磁性传感器电路，示出延迟去除元件的更详细实施例。图5a举例说明具有包括多个寄存器的延迟去除元件的磁性传感器电路的更特别的实施例。图5b举例说明在图5a的磁性传感器电路中示出的多个寄存器的更详细实施例。图5c举例说明在图5a的磁性传感器电路中示出的多个寄存器的替换实施例。图5d举例说明在图5a的磁性传感器电路中示出的多个寄存器的另ー替换实施例。图5e举例说明对应于图5b所示的磁性传感器电路的信号图。图6a举例说明具有包括数字低通滤波器的延迟去除元件的磁性传感器电路的替换实施例。图6b举例说明对应于图6a的磁性传感器电路的信号图。图7是举例说明用于以生成非延迟、偏移补偿数字输出信号的方式数字地跟踪磁场传感器输出信号的方法的流程图。
具体实施例方式现在将參考附图来描述本发明，其中，自始至终使用相似的附图标记来指示相似的元件，并且其中，所示的结构和器件不必按比例描绘。本公开的某些方面提供了ー种包括被配置为高效地跟踪磁场传感器器件的输出的数字信号处理单元的磁性传感器电路。在一个实施例中，所述方法和设备包括具有被配置为生成与施加的磁场成比例的模拟信号的磁场传感器器件的磁性传感器电路。模拟到数字转换器将模拟信号转换成数字信号，该数字信号被提供给被配置为数字地跟踪模拟信号的数字信号处理单元。数字跟踪单元包括被配置为生成对应于斩波阶段(chopping phase)的多个数字信号分量的延迟去除电路。可以通过以数学方式对由延迟去除电路生成的多个数字信号分量进行操作(例如相加或相加)来在斩波阶段内生成非延迟偏移补偿数字输出信号，从而提供高性能数字跟踪。
将认识到的是在本文中提供的方法和设备不限于特定类型的磁场传感器器件，而是替代地可以应用于包括经历零点偏移误差的任何磁场传感器器件的磁性传感器电路。例如，在某些实施例中，可以将在本文中提供的方法和设备应用于包括诸如霍尔效应器件、翻转(flipping)各向异性磁阻(AMR)磁场传感器等的磁场传感器器件的磁性传感器电路。參考图la，本发明人已认识到可以将磁性传感器电路100配置为响应干与由磁场传感器器件102检测的磁场相对应的模拟信号来生成数字输出信号。该模拟信号被从磁场传感器器件102提供给模拟到数字转换器(ADC) 106，其将模拟信号转换成数字信号，该数字信号随后被数字信号处理单元108跟踪(例如使用逐步跟踪、高信号斜率下的自适应跟踪等)。虽然在本文中被示为单独元件，但是在各种实施例中，ADC 106或其功能等同物可以是数字信号处理单元108的一部分。
为了从被跟踪数字信号去除零点偏移，将斩波生成电路104配置为周期性地切換模拟信号的分量的极性(例如在不同的斩波阶段期间切換)以生成斩波信号。数字信号处理単元108能够将斩波数字信号相加或相减以生成被提供给数字输出端110的具有被去除/减小的偏移值的数字输出信号。例如，图Ib举例说明对应于图Ia的磁性传感器电路的信号图，特别地举例说明跟踪从磁场传感器器件102输出的模拟信号的数字信号的斩波。如图表112所示，在第一斩波阶段126期间，具有正偏移信号分量116a的正基础信号分量114a被作为数字信号118(具有比正基础信号分量114a更大的绝对量值，因为偏移信号分量116a具有与基础信号分量114a相同的符号)跟踪。在第二斩波阶段128期间，具有负偏移信号分量116b的正基础信号分量114b被作为数字信号120 (具有比正基础信号分量114b更小的绝对量值，因为偏移信号分量116b具有与基础信号分量114b相反的符号)跟踪，同时数字信号118保持恒定。图表122举例说明数字信号118和120的加和。由于数字信号118和120的偏移在第二斩波阶段128期间和之后具有相反符号，所以数字信号118和120的加和促使偏移抵消，导致具有两倍的信号振幅但不具有偏移的数字信号124。然而，如图表122所示，数字信号的此类加和要求用于信号实现偏移抵消数字值的相对长的延迟时间132，因为延迟时间依赖于斩波以在第二斩波阶段128中生成具有与数字信号118的偏移相反的偏移的数字信号120。斩波技术所使用的延迟时间132 (“斩波器延迟”)对于高速应用而言可以导致包含失真的数字输出信号(例如被数字跟踪的正弦信号可能在信号中具有陡沿)。图2举例说明被配置为生成跟踪从磁场传感器器件输出的模拟信号的非延迟、偏移补偿数字输出信号的磁性传感器电路200的第一实施例。如图2所示，磁场传感器器件202被配置为检测所施加的磁场并输出与施加磁场的量值成比例的模拟信号SAN。模拟信号San可以包括基础信号分量和偏移信号分量(即零点偏移误差)。在各种实施例中，磁场传感器器件202可以包括例如霍尔效应磁场传感器、各向异性磁阻(AMR)磁场传感器、巨磁阻(GMR)磁场传感器等。模拟信号San被输出至模拟到数字转换器(ADC)206，其被配置为将模拟信号San转换成数字信号SDK。可以将斩波生成电路204配置为通过周期性地改变被提供给ADC 206的模拟信号的分量的极性来对从磁场传感器器件202输出的模拟信号进行“斩波”。例如，在一个实施例中，在第一斩波阶段期间，斩波生成电路204被配置为向ADC 206提供具有正基础信号分量和正偏移分量的模拟信号。在第二斩波阶段期间，斩波生成电路204被配置为向ADC 206提供具有负基础信号分量和正偏移分量的模拟信号。通过使从磁场传感器器件202输出的模拟信号San的极性交替，生成斩波信号San’。数字信号Sdk被从ADC 206提供给数字信号处理单元208。如上所述，数字信号处理单元可以包括ADC 206或其功能等同物。数字信号处理单元208被配置为将从磁场传感器器件202输出的模拟信号的值作为数字信号跟踪(例如以生成对应于所感测的磁场的数字信号)并将被跟踪数字信号提供给输出节点212。数字信号处理单元208包括延迟去除电路210,其具有被配置为减少被跟踪数字信号实现模拟信号的数字等同物(例如以在单个斩波阶段内实现模拟信号的数字等同物)所花费的时间量的一个或多个延迟去除元件。更特别地，可以将延迟去除电路210配置为生成多个数字信号分量，其由ADC 206所输出的数字信号形成且对应于斩波阶段，其可被操作而生成高效地实现模拟信号的数字等同物(例如在单个斩波阶段内基本上实现模拟输出信号的偏移补偿值)的被数字跟踪的信号。 例如，在一个实施例中，可以将延迟去除电路210配置为提供第一和第二数字信号分量。第一数字信号分量可以包括在第一斩波阶段期间从ADC 206输出的数字信号，而第二数字信号分量可以包括在第一斩波阶段期间从ADC 206输出的数字信号的修改。可以以数学方式对两个数字信号分量进行操作(例如，相加、相減)以生成在短时间内(例如，几乎立即)实现模拟信号San的值的数字输出信号。因此，与图Ia和Ib的磁性传感器电路(其依赖于连续斩波阶段中的数字信号的生成)形成対比，图2的延迟去除电路210将在同一斩波阶段期间生成的数字信号分量相加。由于来自同一斩波阶段的数字信号分量被以数学方式操作而形成数字输出信号，所以存在于图Ia的磁性传感器电路中的延迟(其不实现模拟信号的数字等同物直到连续斩波阶段的稍后时间为止)被去除。图3举例说明磁性传感器电路300的方框图，从而举例说明示例性数字信号处理组件的更详细实施例。如图3所示，可以由数字信号处理组件306来执行数字信号处理，其包括比较器308、电流导引数字到模拟转换器(DAC)310以及具有延迟去除电路314的数字跟踪逻辑312。在一个实施例中，比较器308可以包括感测电阻器。可以将具有一个或多个电流源的电流导引DAC 310配置为在比较器308的感测电阻器两端生成输入电压差，使得由磁场传感器302提供的缓冲感测电压能够被由电流导引DAC 310提供的电流补偿(例如，因为I*R = V)。因此，由磁场传感器302提供的输入电压被拷贝(copied)到比较器308的感测电阻器，并且同吋，电流导引DAC 310用相反信号覆盖输入信号，使得跟踪算法结束时的信号被补偿。在一个实施例中，数字跟踪逻辑312可以包括一个或多个递增/递减计数器。在此类实施例中，可以将ー个或多个递增/递减计数器配置为从驱动递增/递减计数器的操作的比较器308接收数字比较器信号。基于数字比较器信号，递增/递减计数器将使其状态递增或递减，从而沿适当的方向计数以跟踪从磁场传感器302输出的磁信号(例如，在使数字输出信号递增的“递增计数”模式下或在使数字输出信号递减的“递减计数”模式下)。在一个实施例中，数字跟踪逻辑312可以包括多个计数器，其中，各个计数器被配置为跟踪由延迟去除电路314生成的数字信号分量。例如，可以将第一递增/递减计数器配置为跟踪第一数字信号分量且可以将第二递增/递减计数器配置为跟踪第二数字信号。可以将来自同一斩波阶段的第一和第二数字信号分量相加以生成非延迟偏移补偿数字输出信号。在一个实施例中，可以通过使用自适应递增/递减计数来增强递增/递减计数(例如，在输入信号的高斜率下使用多个步幅)。图4举例说明磁性传感器电路400，从而举例说明延迟去除电路的更详细实施例。如图4所示，延迟去除电路410可以包括被配置为从模拟到数字转换器406接收数字信号且基于此来提供对应于斩波阶段的数字信号分量的第一和第二信号路径。更特别地，磁性传感器电路400举例说明斩波器发生电路404，其包括被设置在ADC 406的上游且被配置为将霍尔效应器件402的轴选择性地耦合至ADC 406以实现电流自旋方法的ー个或多个ADC输入斩波器开关。例如,在图4所不的霍尔效应器件402 (被配 置为根据时钟相位之间的90°旋转进行操作)中，ADC输入斩波器开关被配置为在处于斩波阶段之间分离90°的霍尔板的输出端之间对ADC的输入进行切換(例如，在第一斩波阶段期间，ADC 406从0°和180°霍尔板输出端接收输入，而在下ー个第二斩波阶段期间，ADC406从90°和270°霍尔板输出端接收输入)。从ADC 406输出的数字信号被提供给数字跟踪逻辑408内的延迟去除电路410。延迟去除电路410包括第一信号路径412和第二信号路径414。第一信号路径412被配置为向逻辑元件416提供第一数字信号分量，而第二信号路径414被配置为向逻辑元件416提供第二数字信号分量。在一个实施例中，第一信号和第二信号路径两者都包括一个或多个延迟去除元件，使得第一信号路径412可以包括一个或多个延迟去除元件418，其被配置为对从ADC 406输出的数字信号进行操作而生成对应于斩波阶段的第一数字信号分量，并且第二信号路径414可以包括一个或多个延迟去除元件420，其被配置为对数字信号进行操作而生成对应于斩波阶段的第二数字信号分量。在替换实施例中，第一或第二信号路径中的一个可以包括一个或多个延迟去除元件，而另一信号路径不包括延迟去除元件。可以将跟踪逻辑422配置为对从ADC 406输出的数字信号进行操作井向延迟去除元件提供被跟踪信号。在各种实施例中，跟踪逻辑422可以被包括在第一和第二数字信号路径的上游(如图4所示)或者可以包括分别被包括在第一和/或第二数字信号路径内的两个单独跟踪逻辑单元。逻辑元件416被配置为以数学方式对第一和第二数字信号分量进行操作(例如，相加、相減等)以生成非延迟、偏移补偿数字输出信号，其在相对短的时间内(例如，小于ー个斩波阶段)实现模拟输出信号的值。例如，在一个实施例中，逻辑元件416可以在每个斩波阶段中用第二数字信号分量减去第一数字信号分量以生成等于数字信号分量的差的数字输出信号。信号分量的相减抵消了存在于模拟信号中的偏移，从而消除了被抵消的不稳定偏移的效果(例如，由温度变化或源于湿度变化的机械应カ变化而引起)。虽然图4举例说明了包括两个信号路径的延迟去除电路，但在本文中提供的本发明不限于具有两个信号路径的延迟去除电路。在替换实施例中，延迟去除电路可以包括多个信号路径(例如，3个、4个等)，其中，各个信号路径被配置为向逻辑元件提供不同的数字信号分量，所述逻辑元件被配置为生成非延迟、偏移补偿数字输出信号。图5a — 5c举例说明包括延迟去除电路的磁性传感器电路500的更特别的实施例，所述延迟去除电路包括多个寄存器。
如图5a所示，磁性传感器电路500具有包括自旋霍尔板的磁性传感器器件502。自旋霍尔板向斩波生成电路504输出模拟信号(例如，霍尔电压)，该斩波生成电路504生成被提供给ADC转换器(包括元件506和508)的斩波模拟信号。ADC转换器被配置为将接收到的模拟信号转换成被提供给数字跟踪逻辑510的数字信号。数字跟踪逻辑510包括延迟去除电路，其包括多个寄存器512 (例如，用于4个自旋阶段的2个、4个或8个寄存器)，它们分别被配置为针对每个斩波阶段存储与由数字跟踪逻辑510生成的被跟踪数字信号相对应的数字信号数据。通过针对每个斩波阶段的存储在多个寄存器512中的数字信号数据的和或差的构建，可以以在不引入斩波器延迟(如图Ib所示)的情况下抵消存在于模拟信号中的偏移的方式来构造数字输出信号。在磁性传感器电路500的操作期间，可以在每个斩波阶段处更新多个寄存器512(其中，可以由同步时钟516来定义斩波阶段)。这允许寄存器电路针对每个斩波阶段根据存 储在多个寄存器中的数据连续地生成数字输出信号。在各种实施例中，可以用连续近似(例如，ADC通过以最高有效位开始并在最低有效位处结束来找到信号)、逐步跟踪、自适应跟踪(例如，将ADC配置为以η步幅增量来进行跟踪，其中，η = 2、4、8等)等来更新多个寄存器512。在一个实施例中，多个寄存器512可以包括主寄存器和ー个或多个从属寄存器。主寄存器被配置为存储包括被数字跟踪信号的第一型式的第一数字信号分量，而从属寄存器被配置为存储相对于第一数字信号分量而言被修改的被数字跟踪信号的ー个或多个型式。可以以数学方式对主和从属寄存器的输出进行操作以生成非延迟、偏移补偿数字输出信号。图5b举例说明如图5a的磁性传感器电路所示的具有包括多个寄存器512的延迟去除电路的数字跟踪逻辑510a的更详细实施例。如图5b所示，由数字斩波调制器518(例如，被配置为替换地将斩波数字信号与正和负值相乗)来对斩波数字信号进行解调。解调数字信号然后被提供给分别被配置为生成第一和第二数字信号分量的第一和第二信号路径。第一信号路径包括第一跟踪元件520和第一寄存器522。第一跟踪元件520被配置为跟踪数字信号，而第一寄存器被配置为存储被跟踪数字信号。第一跟踪元件520还包括第一钳位元件524，其被配置为在选择性斩波阶段的一个或多个时钟周期(例如，第一时钟周期期间)选择性地对数字信号的跟踪进行钳位。例如，钳位元件524可以促使存储在第一寄存器522中的数字信号分量在选择性斩波阶段的第一时钟周期中不跟踪数字信号(例如，第一寄存器522可以除第一时钟周期之外选择性地存储被跟踪的第一数字信号分量)，但是在选择性斩波阶段中的后续时钟周期中跟踪数字信号。第二信号路径包括第二跟踪元件526、逆变器(inverter) 528以及第二寄存器530。第二跟踪元件526被配置为以与第一跟踪元件520相同的方式跟踪数字信号。逆变器528在被跟踪数字信号被提供给第二寄存器之前使其振幅逆变(即，改变数字信号的极性以具有相反的振幅)，所述第二寄存器被配置为存储被跟踪数字信号。第二跟踪元件526还包括钳位元件532，其被配置为在选择性斩波阶段的一个或多个时钟周期(例如，第一时钟周期)选择性地对数字信号的跟踪进行钳位。例如，钳位元件532可以促使存储在第二寄存器530中的逆变数字信号分量在选择性斩波阶段的第一时钟周期中不跟踪数字信号，但是在选择性斩波阶段的后续时钟循环中跟踪数字信号。
在不同斩波阶段期间，第一和第二寄存器可以在其中寄存器存储非钳位数字信号的主寄存器功能至其中寄存器存储钳位数字信号(例如，一个或多个时钟周期被钳位的数字信号)的从属寄存器功能之间改变。例如，在第一斩波阶段中，第一寄存器522可以作为主寄存器进行操作(例如，钳位元件524不对被跟踪数字信号进行钳位)且第二寄存器530可以作为从属寄存器进行操作(例如，钳位元件532对被跟踪数字信号进行钳位)，而在第二斩波阶段中，第一寄存器522可以作为从属寄存器进行操作(例如，钳位元件524对被跟踪数字信号进行钳位)，并且第二寄存器530可以作为主寄存器进行操作(例如，钳位元件532对被跟踪数字信号进行钳位)。在一个实施例中，多个斩波阶段内的从属寄存器的选择性钳位允许有在主和从属寄存器之间产生的缓慢变化的差以抵消缓慢变化的偏移。在另ー实施例中，可以根据数字信号活动将第一和/或第二钳位元件激活或去激活。例如，如果被跟踪数字信号的斜率是大的，则可以将钳位去激活，并且如果被跟踪数字信号的斜率是小的，则可以将其激活。
逻辑元件534被配置为以数学方式对存储在第一寄存器和第二寄存器中的数字信号分量进行操作。例如，通过存储在第一和第二寄存器中的数字信号的和或差的构建，逻辑元件534生成数字输出信号，其是从数字跟踪逻辑510a输出的，具有为模拟信号值的两倍的值，但是其中偏移被抵消且没有斩波器延迟。图5c举例说明具有单个跟踪元件519的数字跟踪逻辑510b的替换实施例，单个跟踪元件519向位于每个信号路径内的钳位元件524和532提供数字跟踪信号。数字跟踪逻辑510b的设计允许减少系统中的硬件，因为使用单个跟踪元件。图5d举例说明具有多(N)个信号路径的数字跟踪逻辑510c的另ー替换实施例，其中，N=l、2、3、4等。如图5d所示，数字跟踪逻辑510c包括单个跟踪元件519，其向多(N)个信号路径提供数字跟踪信号，其中，每个信号路径包括钳位元件和寄存器。可以将每个信号路径中的寄存器配置为存储对应于斩波阶段的单个数字信号分量。逻辑元件534被配置为从对应于特定斩波阶段的数字信号路径接收数字信号分量以生成非延迟、偏移补偿数字跟踪输出。例如，第一数字信号分量(例如Smu)是由充当存储非延迟数字信号分量(例如，具有在特定斩波阶段期间未被钳位的被跟踪数字信号)的主寄存器的所述多个寄存器中的ー个提供的，并且第二数字信号分量(例如SKEe 2)是由充当存储延迟数字信号分量(例如，具有针对特定斩波阶段的一个或多个时钟周期被钳位的被跟踪数字信号)的从属寄存器的所述多个寄存器中的ー个提供的。在两个特定实施例中，数字跟踪逻辑510c可以包括N = 4和N = 8个信号路径(即具有4或8个寄存器)。在一个实施例中，对于包括四(4)个寄存器的数字跟踪逻辑而言，可以将每个寄存器配置为存储与四(4)个自旋阶段中的ー个相对应的被跟踪数字信号(其中，自旋阶段对应于其中在电流自旋期间使电流沿着霍尔板通过的方向)。在一个实施例中，对于包括八(8)个寄存器的数字跟踪逻辑而言，可以将八(8)个寄存器中的每ー个配置为存储与具有第一斩波阶段极性(例如+1)的四(4)个自旋阶段中的ー个和具有第二斩波阶段极性(例如-1 ;用比较器的交叉耦合输入级生成)的四(4)个自旋阶段中的一个相对应的被跟踪数字信号。在此类实施例中，系统包括用主寄存器功能进行操作的单个寄存器，并且其中其余寄存器中的一个或多个用从属寄存器功能进行操作。例如，在其中数字跟踪逻辑包括四(4)个信号路径的一个实施例中，在单个斩波阶段期间，寄存器中的一个可以作为主寄存器进行操作，而三个其它寄存器中的一个或多个可以作为从属寄存器进行操作。图5e举例说明对应于图5b所示的磁性传感器电路的信号图。图表536举例说明其中存储在主和从属寄存器中的数字信号具有相反极性的非限制性实施例。如图表536所示，在第一斩波阶段546中，数字信号542 (包括正基础信号分量538a和正偏移分量540a)被存储在第一寄存器522中，第一寄存器522充当从时间b开始跟踪模拟信号的主寄存器。数字信号544被存储在充当从属寄存器的第二寄存器530中且因此在处于时间h处开始跟踪模拟信号之前在第一时钟周期(例如从时间b至时间h)内被钳位。因此，数字信号544的跟踪相对于第一斩波阶段中的数字信号542(例如，数字信号542在第一斩波阶段中经历七个连续“步幅”，而数字信号在第一斩波阶段中经历六个连续“步幅”)被延迟ー个时钟循环。因此，如图表536所示，在第一斩波阶段期间，数字信号542的量值的绝对值大于数字信号544的量值的绝对值，因为除第一斩波阶段546的第一时钟周期之外，数字信号544跟 随数字信号542。在第二斩波器阶段548期间，数字信号544 (包括负基础信号分量和正偏移信号分量)被存储在第二寄存器530中，所述第二寄存器530充当从时间t3开始跟踪模拟信号的相反值的主寄存器。数字信号542被存储在充当从属寄存器的第一寄存器522中并因此在从时间t4开始跟踪模拟信号之前的时钟周期(从t3至t4)内被钳位。因此，数字信号542的跟踪相对于第二斩波阶段中的数字信号544被延迟ー个时钟周期(例如，数字信号544在第二斩波阶段中比数字信号542多经历ー个附加“步幅”)。因此，如图表536所示，数字信号542的量值的绝对值大于数字信号544的量值的绝对值，因为数字信号542在第二斩波阶段548的第一时钟周期期间被钳位。数字信号542和544的相加得到数字输出信号554,如图表552中所不。姆个斩波阶段的按时钟周期的跟踪延迟从数字输出信号554去除偏移。此外，由于数字输出信号554是从对应于每个斩波阶段的存储数字值生成的，所以数字输出信号554具有在没有长延迟时间的情况下基本上被去除的数字偏移。在在第一斩波阶段期间仍存在偏移的情况下，该偏移在后续斩波器阶段期间按照从属寄存器的第一跟踪更新的“弯曲”衰减，如第二和第三斩波阶段548和550之间的数字信号544中所示。此弯曲允许(相反)寄存器值之间的差的缓慢变化和因此的偏移更新。例如，如图5e所示，存在于第一斩波阶段546中的偏移在后续斩波阶段期间继续减小，导致随时间衰减的缓慢衰减斩波器偏移波动556。由于用来针对从属寄存器引入钳位(或延迟)的方式，使得缓慢衰减斩波器偏移波动556成为可能(在长时间段内)。图6a举例说明具有包括数字低通滤波器的延迟去除电路的磁性传感器电路600的替换实施例。数字低通滤波器被配置在被配置为生成已调制偏移分量的第二信号路径内。从第二信号路径输出的已调制偏移分量被由第一信号路径提供的已解调信号覆盖以生成非延迟、偏移补偿数字输出信号。特别地，磁性传感器电路600包括斩波生成电路604，其包括分别被耦合到DC电流源的一个或多个电流逆变开关603。可以选择性地操作所述多个开关以周期性地以对从磁场传感器器件602输出的模拟信号的极性进行“斩波”(即，周期性地交替)的方式提供施加于磁性传感器器件的传感器偏置电流的逆变。例如，可以将电流逆变开关603a和603b配置为跨越磁场传感器器件602提供正电流(从电流源605a行进至电流吸收器605b)以生成第一模拟输出信号，或者可以将电流逆变开关603a和603b配置为跨越磁场传感器器件602提供负电流(从电流源605b行进至电流吸收器605a)以生成具有与第一模拟输出信号相反的极性的第二模拟输出信号。
在一个实施例中，以对于由电流逆变开关603生成的两个电流方向而言相同的方式连接ADC斩波器开关604b，但是在每个自旋阶段结束时关断ADC斩波器开关以补偿不对称电荷注入。因此，ADC斩波器开关的选择性操作可以避免由于不对称电荷注入(通常由失配和不对称时钟线引起)而引起的剰余偏移。将认识到的是图5a和6a的斩波生成电路是可互换的且任意一个可以用于如在本文中提供的磁性传感器电路。斩波生成电路604的输出被提供给ADC 606。在一个实施例中，可以将ADC 606配置为从寄存器608接收数字信号处理单兀610所确定的DC偏移信息。可以将该偏移信息连续地应用于ADC (例如，在下ー个操作阶段中以抵消磁性传感器的偏移)。所计算的偏移值的再使用能够在不必执行偏移补偿技术的情况下提供偏移补偿，从而减小或去除偏移以提供信号的更快获取并得到时间和能量的节省。数字信号处理单元610包括两个信号路径。第一信号路径包括第一数字斩波调制器612，其被配置为通过将ADC的输出信号与在斩波频率下(例如，在第一斩波阶段中，信号fchop的值是+1，在第二斩波阶段中，信号f-p的值是-I等)在正值和负值之间切換的信号相乘来使该输出信号逆变。因此，调制开关将从ADC 606输出的斩波AC信号解调以生成已解调信号，其具有被高频AC偏移分量(例如，具有正基础值的低频信号，具有在高斩波频率下在正偏移负偏移之间交替的偏移值)覆盖的低频基础分量(例如，包括比斩波器频率/数字时钟(ADC)频率低得多的频率)。第二信号路径包括低通滤波器614和第二数字斩波调制器616。低通滤波器614被配置为对ADC的输出信号进行滤波以生成具有低频偏移的信号。第二数字斩波调制器616被配置为对已滤波低频偏移信号进行调制以生成具有高频调制AC偏移分量的信号。逻辑元件618被配置为以数学方式对来自第一和第二信号路径的数字信号分量进行操作。将从第一信号路径输出的数字信号(具有被高频AC偏移分量覆盖的低频基础分量)与从第二信号路径输出的数字信号(具有高频调制AC偏移分量)加和得到非延迟、偏移补偿数字输出信号。图6b举例说明对应于图6a的磁性传感器电路的信号图。图表622举例说明从磁性传感器兀件输出的不例性模拟信号624,包括基础信号分量623和偏移分量625。如图6b所示，用后缀a、b、c等来表示不同斩波阶段中的信号分量。图表626举例说明从ADC 606输出的不例性数字信号。如所不,数字信号628包括被低频偏移(例如，基本上DC偏移)覆盖的AC信号。低频偏移促使斩波数字信号628具有以等于低频偏移的值的量从O的值移位的平均值。数字信号628在不同斩波阶段中从正信号值变成负信号值。例如，在第一斩波阶段中，从时间Ttl至时间T1，斩波数字信号628是正的，而在第二斩波阶段中，从时间T1至时间T2，斩波数字信号628是负的。将认识到的是在各种实施例中，可以由斩波生成电路或由主或从属寄存器来提供正值。图表630举例说明从第二数字信号路径中的低通滤波器614输出的示例性已滤波数字信号632。已滤波632举例说明斩波数字信号628中的AC信号分量的抵消，使得低通滤波器的输出随着时间推移(例如在时间T3之后)作为包括低频偏移值的信号(即包括正偏移值且基本上不具有基础信号分量的信号)稳定下来。图表634举例说明从第二数字斩波调制器616输出的不例性信号636。信号636包括被调制为具有在正值O1和负值O2之间交替的值的偏移分量。特别地，信号636是通过将信号632与在斩波频率下在正值和负值之间切換(例如，在第一斩波阶段中，信号f-p的值是+1，在第二斩波阶段中信号f；h()p的值是-I等)的信号相乘而生成的。图表638举例说明从逻辑兀件618输出的不例性信号640。信号640的偏移被抵消且是在没有斩波器延迟的情况下实现的。该信号是通过用包括低频基础分量和高频AC偏移分量的第一路径中的信号减去包括高频AC偏移分量的来自第二路径的信号生成的，以生成。 图7举例说明用于以生成非延迟、偏移补偿数字输出信号的方式数字地跟踪磁场传感器输出信号的示例性方法700的流程图。虽然下文作为一系列动作或事件来举例说明和描述方法700，但应认识到的是不应以限制性意义来解释此类动作或事件的所示排序。例如，除本文所示和/或所述的那些之外，某些动作可以按照不同的顺序和/或与其它动作或事件同时地发生。另外，可能并不要求所有所示动作以实现本文中的公开的ー个或多个方面或实施例。并且，可以在ー个或多个单独动作和/或阶段中执行本文所描绘的动作中的ー个或多个。在702处，生成与检测的所施加磁场成比例的模拟信号。在各种实施例中，模拟信号可以是由磁场传感器器件生成的，该磁场传感器器件包括例如霍尔效应磁场传感器、各向异性磁阻(AMR)磁场传感器、巨磁阻(GMR)磁场传感器等。在704处，对模拟信号进行斩波。对模拟信号进行斩波包括能够以在不改变偏移的极性的情况下改变模拟信号的极性的方式来在时间上周期性地切换从磁性传感器器件输出的模拟信号的极性(例如，在不同斩波阶段期间切換)，以生成斩波信号。在706处将斩波模拟信号转换成被跟踪数字信号。在708处，在斩波阶段内根据被跟踪数字信号生成多个数字信号分量。例如，在一个实施例中，第一数字信号分量可以包括对应于第一斩波阶段的被跟踪数字信号，而第二数字信号分量可以包括相对于第一数字信号分量被修改且对应于第一斩波阶段的被跟踪数字信号。可以由多个信号路径来提供所述多个数字信号分量，其中，各个信号路径被配置为在708处在磁性传感器器件的每个斩波阶段内提供数字信号分量。例如，在一个实施例中，斩波数字信号被第一数字信号路径接收到(步骤710)，其被配置为在斩波阶段内提供第一数字信号分量，并且被第二数字信号路径接收到(步骤712)，所述第二数字信号路径具有一个或多个延迟去除元件且被配置为在斩波阶段内提供第二数字信号分量。在一个实施例中，第一数字信号路径还可以包括一个或多个延迟去除元件。将认识到的是延迟去除元件可以包括多种组件。在一个实施例中，第一数字信号路径中的延迟去除元件可以包括第一寄存器，而第二数字信号路径中的延迟去除元件可以包括第二寄存器，如上文相对于图5a — 5c所述。在另ー实施例中，第二数字信号路径中的延迟去除元件可以包括低通滤波器，如上文相对于图6a — 6b所述。在714处，能够以数学方式对所述多个数字信号分量进行操作(例如相加、相加)以生成非延迟、偏移补偿数字输出信号。本发明人已认识到本文所提供的差构建意图涵盖执行偏移抵消的相同一般过程的替换过程，但是其通过改变ー个或多个信号极性来改变该过程(例如变成求和过程)。例如，在一个实施例中，作为通过开关在斩波阶段中生成正霍尔电压与负霍尔电压之间的正差进行差构建的替代，可以将开关配置为在斩波阶段中生成具有相反极性的偏移(例如，为正和为负)，使得使用和(而不是差构建)来抵消偏移。虽然已相对于ー个或多个实施方式示出并描述了本发明，但在不脱离所附权利要求的精神和范围的情况下可以对所示示例进行变更和/或修改。例如，虽然在本文中相对于软件错误描述了本发明，但本领域的普通技术人员应认识到本文提供的方法和设备还可以应用于永久性存储器错误。此外，可以将要求保护的主题实现为使用标准编程和/或エ程技术来产生软件、固件、硬件、或其任何组合以控制计算机实现所公开的主题的方法、设备、或制品。本文所使用的术语“制品”意图涵盖可从任何计算机可读设备、载体或介质访问的计算机程序。当然，本领域的技术人员将认识到在不脱离要求保护的主题的范围或精神的情况下可以对此配置进行许多修改。
·
特别是关于由上述组件或结构(部件、器件、电路、系统等)执行的各种功能，用来描述此类组件的术语(包括对“装置”的參考)除非另外指明，否则意图对应于执行所述组件的指定功能的任何组件或结构(例如，在功能上等价)，即使与执行本发明的本文所示示例性实施方式中的功能的公开结构在结构上不等价。另外，虽然已经仅相对于多个实施方式之一公开了本发明的特定特征，但可以将此类特征与其它实施方式的ー个或多个其它特征组合，如对于任何给定或特定应用而言可能是期望和有利的那样。此外，在已在详细说明和权利要求中使用术语“包括”、“包含”、“具有”、“含有”、“带有”或其变体的程度上，此类术语意图以与术语“包括”类似的方式是包括性的。
权利要求
1.一种磁性传感器电路，包括 磁场传感器器件，其被配置为生成与所施加磁场成比例的模拟信号； 模拟到数字转换器(ADC)，其被配置为将模拟信号转换成数字信号；以及数字信号处理单元，其被配置为数字地跟踪模拟信号，该数字信号处理单元包括延迟去除电路，该延迟去除电路被配置为基于被跟踪数字信号来生成对应于斩波阶段的多个数字信号分量，并以数学方式对所述多个数字信号分量进行操作以在斩波阶段内生成非延迟、偏移补偿数字输出信号。
2.权利要求I的磁性传感器电路，其中，所述延迟去除电路包括 第一信号路径，其被配置为提供对应于斩波阶段的第一数字信号分量； 第二信号路径，其包括被配置为对数字信号进行操作以提供对应于斩波阶段的第二数字信号分量的一个或多个延迟去除元件；以及 逻辑元件，其被配置为对第一和第二数字信号分量进行相加或相减以生成非延迟、偏移补偿数字输出信号。
3.权利要求2的磁性传感器电路， 其中，所述第一信号路径包括一个或多个延迟去除元件，其包括被配置为存储包括被跟踪数字信号的第一数字信号分量的第一寄存器，以及 其中，所述第二信号路径中的一个或多个延迟去除元件包括被配置为存储包括被跟踪数字信号的第二数字信号分量的第二寄存器。
4.权利要求3的磁性传感器电路，其中，所述延迟去除电路包括附加信号路径，各个附加信号路径包括被配置为存储附加数字信号分量的附加寄存器。
5.权利要求3的磁性传感器电路，其中，第一信号路径中的一个或多个延迟去除元件还包括第一钳位元件且第二信号路径中的一个或多个延迟去除元件还包括第二钳位元件，第一和第二钳位元件被配置为在选择性斩波阶段内的一个或多个时钟周期处选择性地停止对数字信号的跟踪。
6.权利要求5的磁性传感器电路， 其中，在第一斩波阶段期间，第一钳位元件被配置为在一个或多个时钟周期内停止对存储在第一寄存器中的第一数字信号分量的跟踪，以及 其中，在紧接着后续的第二斩波阶段期间，第二钳位元件被配置为在一个或多个第一时钟周期内对存储在第二寄存器中的第二数字信号分量的跟踪进行钳位。
7.权利要求2的磁性传感器电路，还包括 斩波生成电路，其被配置为在不调制模拟信号的偏移分量的情况下调制模拟信号的基础分量，从而促使数字信号包括高频调制基础分量和低频偏移分量。
8.权利要求7的磁性传感器电路， 其中，所述第一信号路径包括第一数字斩波调制器，其被配置为对数字信号进行解调并提供具有低频基础分量和高频调制偏移分量的第一数字信号分量； 其中，所述第二信号路径包括 低通滤波器，其被配置为对数字信号进行低通滤波以生成具有基本上零振幅的基础分量和低频偏移分量的信号；以及 第二数字斩波调制器，其被配置为对低频偏移分量进行调制以生成具有高频调制偏移分量的第二数字信号分量。
9.权利要求7的磁性传感器电路,其中,所述斩波生成电路包括一个或多个ADC输入斩波器开关，其被设置在数字信号处理单元的上游且被配置为在斩波频率下选择性地将磁场传感器的轴耦合到数字信号处理单元。
10.权利要求9的磁性传感器电路，其中，以与当模拟信号的极性交替时相同的方式连接ADC输入斩波器开关，但是在每个自旋阶段结束时使ADC输入斩波器开关断开以补偿不对称电荷注入。
11.权利要求7的磁性传感器电路， 其中，所述斩波生成电路包括分别被耦合到DC电流源的多个电流逆变开关，以及其中，所述多个电流逆变开关被选择性地操作以便以周期性地使从磁性传感器器件输出的模拟信号的极性交替的方式来周期性地提供施加于磁性传感器器件的传感器偏置电流的逆变。
12.一种用于数字地跟踪从磁场传感器器件输出的模拟信号的方法，包括 生成与由磁场传感器器件检测的所施加磁场成比例的模拟信号； 生成跟踪模拟信号的被跟踪数字信号； 基于被跟踪数字信号来生成多个数字信号分量，其中，所述多个数字信号分量中的两个或更多对应于斩波阶段；以及 以数学方式对对应于斩波阶段的所述多个数字信号分量中的两个或更多进行操作以在斩波阶段内生成非延迟、偏移补偿数字输出信号。
13.权利要求12的方法，其中，生成多个数字信号分量包括 向被配置为提供第一数字信号分量的第一信号路径提供被跟踪数字信号；以及向第二信号路径提供被跟踪数字信号，所述第二信号路径包括被配置为对数字跟踪信号进行操作以提供第二数字信号分量的一个或多个延迟去除元件。
14.权利要求13的方法， 其中，所述第一信号路径包括一个或多个延迟去除元件，其包括被配置为存储第一数字信号分量的第一寄存器，所述第一数字信号分量包括被跟踪数字信号，以及 其中，所述第二信号路径中的一个或多个延迟去除元件包括被配置为存储第二数字信号分量的第二寄存器，所述第二数字信号分量包括被跟踪数字信号。
15.权利要求14的方法， 其中，在第一斩波阶段期间，在第一斩波阶段的一个或多个时钟周期内对存储在第一寄存器中的第一数字信号分量的跟踪进行钳位，以及 其中，在紧接着后续的第二斩波阶段期间，在第二斩波阶段的一个或多个时钟周期内对存储在第二寄存器中的第二数字信号分量的跟踪进行钳位。
16.权利要求13的方法， 其中，所述第一信号路径包括第一数字斩波调制器，其被配置为对数字信号进行解调并提供具有低频基础分量和高频调制偏移分量的第一数字信号分量； 其中，所述第二信号路径包括 低通滤波器，其被配置为对数字信号进行低通滤波以生成具有基本上零振幅的基础分量和低频偏移分量的信号；以及第二数字斩波调制器，其被配置为对低频偏移分量进行调制以生成具有高频调制偏移分量的第二数字信号分量。
17.—种磁性传感器电路,包括 磁场传感器器件，其被配置为生成与所施加磁场成比例的模拟输出信号； 斩波生成电路，其被耦合到磁场传感器的输出端并被配置为通过周期性地改变模拟信号的分量的极性来生成斩波信号； 数字跟踪单元，其被耦合到斩波生成电路的输出端，该数字跟踪单元包括 多个寄存器，各个寄存器被配置为存储对应于斩波阶段的数字信号分量；以及逻辑元件，其被配置为对对应于特定斩波阶段的第一和第二数字信号分量进行相加或相减以生成非延迟、偏移补偿数字输出信号，其中，第一数字信号分量是由充当主寄存器的所述多个寄存器中的一个提供的且第二数字信号分量是由充当从属寄存器的所述多个寄存器中的一个提供的，所述主寄存器存储非延迟数字信号分量，所述从属寄存器存储延迟数字信号分量。
18.权利要求17的电路，其中，所述第一和第二数字信号分量包括相反振幅。
19.权利要求17的电路，还包括 多个钳位元件，各个钳位元件被耦合到所述多个寄存器中的一个的输入端并被配置为在选择性斩波阶段的一个或多个时钟周期处选择性地停止对存储在寄存器中的数字信号的跟踪。
20.权利要求17的电路，其中，在第一斩波阶段期间，被耦合到从属寄存器的第一钳位元件被配置为在一个或多个时钟周期内停止对存储在第一寄存器中的数字信号分量的跟踪，并且被耦合到主寄存器的第二钳位元件被配置为不停止对存储在第二寄存器中的数字信号分量的跟踪。
全文摘要
本发明涉及具有数字输出的准确且成本高效的线性霍尔传感器。本发明的一个实施例涉及具有被配置为生成与所施加磁场成比例的数字信号的磁场传感器器件的磁性传感器电路。模拟到数字转换器将模拟信号转换成数字信号，该数字信号被提供给被配置为数字地跟踪模拟输出信号的数字信号处理单元。数字跟踪单元包括被配置为生成对应于斩波阶段的多个数字信号分量的延迟去除电路。可以通过以数学方式对由延迟去除电路生成的多个数字信号分量进行操作(例如相加或相加)来在斩波阶段内生成非延迟偏移补偿数字输出信号。
文档编号G01R33/07GK102680919SQ20121006995
公开日2012年9月19日 申请日期2012年3月16日 优先权日2011年3月17日
发明者M.莫茨 申请人:英飞凌科技股份有限公司