专利名称：一种谐波万用表的测试方法及装置的制作方法
技术领域：
本发明涉及电子信息领域，还涉及电子测量领域，具体涉及一种谐波万用表的测量方法以及实现该方法的装置。
背景技术：
在电力系统中谐波产生的根本原因是由于非线性负载所致。当电流流经负载时，与所加的电压不呈线性关系，就形成非正弦电流，即电路中有谐波产生。直流输电、大功率单相整流技术在工业部门和用电设备上的广泛应用。导致电流波形畸变和三相不平衡日益严重，成为影响电能质量的重要因素。冲击性功率负荷(如电弧炉、直流输电换流站)投入电网运行后，会使电网电压发生波动，从而严重地干扰了电网中波动敏感负荷如照明、计算机、精密电子仪器等的正常运转。众多基于计算机，微处理器控制的精密电子和电力电子装置在电力系统大量使用，对供电质量的敏感程度越来越高，他们对系统干扰比机电设备更敏感，因此对电能质量的要求也更高。一旦出现电能质量问题，轻则造成设备故障，重则造成整个系统的损坏，由此带来的损失是难以估量的。另外，大量为提高生产效率，节约能源和减小环境污染而采用的基于电力电子技术的现代化设备正成为电能质量问题的主要来源。所以，这些问题需要谐波分析仪来辅助解决。目前市场上的万用表和谐波分析仪都是独立的，而我们的电力和质检部门等在实际检测和使用时，除了万用表的基本参数测试(包括电压，频率，通断，电流，电容和温度等)夕卜，往往还要进行电网的谐波分析，这样需要选取不同功能的各种不同电子测量仪表，无法把不同的功能测量集成于一种仪表上，使其测量过程比较繁琐，测量劳动强度大，增加测量成本，给测量带来很多不便，且多个单一功能的测量仪表不但造价昂贵而且携带不便。所以，开发一种谐波分析功能和万用表功能于一体的仪表，就成为较为迫切的需要。
发明内容
本发明的目的是为了有效解决测量仪表功能单一问题，同时结合目前市场上万用表和谐波分析仪而开发一种谐波万用表的测量方法及装置，该万用表，具有智能化高，精确度高，使用方便、快捷的特点。本发明为实现上述目的所采用的技术方案为—种谐波万用表的测量方法，其包括以下步骤( I)设置一万用表本体，并在其内部设置一功能电路板；(2)在所述功能电路板上，设置相互连接的功能测试单元、中央处理单元和电源单元;(3)在所述的功能测试单元内，设置相互连接的信号调理电路、万用表测试电路和谐波测试电路；其中所述万用表测试电路为一万用表专用集成芯片，所述的谐波测试电路包括基频测试电路和高速ADC采集电路；
(4)在所述的中央处理单元内设置一软件控制平台，所述的软件控制平台设置有如下附加功能模块=HOLD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试模块；(5)加电开始工作，首先，由软件控制平台根据预先设置好的程序，对功能测试单元进行测试选择，待测试项目选定后，使用万用表探针开始采集信息源所发出的信号，通过信号调理电路，对所采集的信号进行调理后，传输至所选定的测试功能所对应的测试电路中，测试电路对信号进行测试后，将测试数据传输至中央处理单元，测试数据经中央处理单元计算分析后，将测试结果输出。所述的步骤(5)还包括当选择万用表测试功能时，所述的功能选择模块，根据用户的选择，提供相应的测试功能，然后对信息源进行采集，经信号调理电路对采集的信号进 行预处理后，传输至ASIC中，然后通过ASIC与中央处理单元进行通信和处理后，输出信号；当选择谐波分析功能时，谐波信号经信号调理电路调理后得到基波信号的频率，该信号经基频测试电路后，传输至中央处理单元，中央处理单元根据高速ADC采集电路得到相应的采样频率，然后通过中央处理单元，算出相应的谐波大小和其他参数后，输出结果。在步骤(4)中所述的软件控制平台设置如下附加功能模块H0LD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试。步骤(3)所述的信号调理电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电压比较器U8A、线性器件U7、信号输入端子V1_A和信号输入端子V1_B，其中所述的线性器件U7的第6脚和第8脚接地，第7脚接电源VEE，第16脚接电源VCC，第9脚与信号输入端子V1_B相连，第10脚与信号输入端子V1_A相连，第11脚与电阻R3的一端及电阻R4的一端相连，第15脚与电阻R3的另一端及电阻R2的一端相连，第14脚与电阻R2的另一端及电阻Rl的一端相连，第12脚与Rl的另一端相连，第13脚与电压比较器U8A的第2脚相连接，电压比较器的第I脚输出信号，电压比较器的第3脚与电阻R5的一端及电阻R6的一端相连，电阻R5的另一端连接万用表Voltage接口，电阻R6的另一端与万用表COM端相连并接地；步骤(3)所述的基频测试电路包括电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电压比较器U9A、电压比较器U10A、电压比较器U11A、电压比较器U12A、电压比较器U13A、电压比较器U14A、电容Cl、电容C2、电容C3、电容C4、电容C5、电容C6和电容C7，其中所述的电压比较器U9A的第2脚连接信号输入端，第I脚与第3脚及电阻R7的一端相连，电压比较其UlOA的第2脚与电阻R7的另一端及电容Cl的一端相连，第I脚与第3脚及电阻R8的一端相连，电容Cl的另一端接地，电阻R8的另一端与电容C5的一端及电阻R9的一端相连，电压比较器Ul IA的第2脚与电阻R9的另一端及电容C2的一端相连,第I脚与第3脚、电容C5的另一端及电阻RlO的一端相连，电容C2的另一端接地，电阻RlO的另一端与电容C6的一端及电阻Rll的一端相连，电压比较器U12A的第2脚与电阻Rll的另一端及电容C3的一端相连，第I脚与第3脚、电容C6的另一端及电阻R12的一端相连，电容C3另一端接地，电阻R12的另一端与电容C7的一端及电阻R13的一端连接，电压比较器U13A的第2脚与电阻R13的另一端及电容C4的一端相连，第I脚与第3脚、电容C7的另一端及电压比较器U14A的第2脚相连，电容C4的另一端接地，电压比较器U14A的第3脚与电阻R14的一端及电阻R15的一端相连,第I脚与电阻R15的另一端相连，并输出信号，电阻R14的另一端接地。步骤(3)所述的电源电路包括线性器件U4、线性器件U5、线性器件U6、三极管Q1、三极管Q2、三极管Q3、二极管D1、二极管D2、二极管D3、二极管D4、电容C8、电容C9、电容C10、电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C17、电容C18、按键SI、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电感LI和电源BATT，其中所述的电源BATT负极接地，正极与二极管Dl正极连接，二极管Dl负极与电阻R17的一端及三极管Ql的发射极相连，电阻R17的另一端与二极管D2的正极、电阻R18的一端及三极管Q2的集电极相连，二极管D2的负极与二极管D3的负极及按键SI的一端连接，按键SI的另一端接地，二极管D3的正极连接电阻R16的一端，并与开关信号端相连，电阻R16的另一端接电源VCCl，三极管Ql的基极与电阻R18的另一端连接，三极管Q2的发射极接地，基极与电阻R19的一端及三极管Q3的集电极相连，电阻R19的另一端与电阻R20的一端相接，并连接电源VCCl，三极管Q3的发射极接地，基极连接电阻R21的一端，电阻R21的另一端连接电 阻R20的另一端，并与电源输入端相连，三极管Ql的集电极与电容CS的正极及线性器件U4的第7脚相连，并连接+9V电源，电容CS的负极接地，线性器件U4的第6脚接地，第I脚连接电容C18的一端，第4脚与电容C9及线性器件U5的第I脚相连，第8脚与电容C8的另一端、二极管D4的负极及电感LI的一端相连，电容C9的负极接地，二极管D4的正极接地，电感LI的另一端连接电容ClO的正极，并提供电源VCC，电容ClO的负极接地，线性器件U5的第2脚连接电容C12的一端，第4脚连接电容C12的另一端，第3脚接地，第5脚连接电容C13的一端连接，并输出电源VEE，第8脚连接电容Cll的一端连接，电容Cll与C13的另一端接地均接地，线性器件U6的第I脚与电容C14的一端及电容C15的正极相连，并接电源VCC，第2脚接地，第3脚与电容C16的正极及电容C17的一端连接，并输出电源VCCl，电容C14的另一端、C15的负极、C16的负极和C17的另一端均接地。步骤(2)所述的中央处理单元包括一 DSP芯片和一 FPGA芯片，其中所述的DSP芯片的A15-A0脚与FPGA芯片的A15-A0脚通过BUS总线相接，DSP芯片的/IS脚与FPGA芯片的/EN脚相接，DSP芯片的/STRB脚与FPGA芯片的/STRB脚相接，DSP芯片的R/W脚与FPGA芯片的R/W脚相接，DSP芯片的READY脚与FPGA芯片的READY脚相接，DSP芯片的/MSC脚与FPGA芯片的/MSC脚相接，DSP芯片的/INTn脚与高速ADC芯片的BUSY脚相接，DSP芯片的D0-D15脚与高速ADC芯片的D0-D15脚通过BUS总线相接，FPGA芯片的/CS脚与高速ADC芯片的/CS脚相接，FPGA芯片的AO脚与高速ADC芯片的AO脚相接，FPGA芯片的/READ脚与高速ADC芯片的/READ脚相接。一种实施权利上述方法的装置，其包括一万用表本体，及位于本体内部的电路部分，所述的电路部分包括相互连接的功能测试单元、中央处理单元和电源单元；所述的功能测试单元，包括相互连接的信号调理电路、万用表测试电路和谐波测试电路；其中所述万用表测试电路为一万用表专用集成芯片，所述的谐波测试电路包括基频测试电路和高速ADC采集电路；所述的中央处理单元内设置一软件控制平台，所述的软件控制平台设置有如下附加功能模块=HOLD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试模块；所述的万用表本体上还对应设有一功能转换旋钮，及如下多个附加功能按键H0LD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试按键；使用万用表探针开始采集信息源所发出的信号时，对测试功能进行选择，待采集完信号后，通过信号调理电路进行调理后，传输至所选定的测试功能所对应的测试电路中，测试电路对信号进行测试后，将测试数据传输至中央处理单元，测试数据经中央处理单元计算分析后，将测试结果输出。所述的万用表本体上设有一功能转换旋钮，及如下多个附加功能按键H0LD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试。 所述的信号调理电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电压比较器U8A、线性器件U7、信号输入端子V1_A和信号输入端子V1_B，其中所述的线性器件U7的第6脚和第8脚接地，第7脚接电源VEE，第16脚接电源VCC，第9脚与信号输入端子VlB相连，第10脚与信号输入端子V1_A相连，第11脚与电阻R3的一端及电阻R4的一端相连，第15脚与电阻R3的另一端及电阻R2的一端相连，第14脚与电阻R2的另一端及电阻Rl的一端相连，第12脚与Rl的另一端相连，第13脚与电压比较器U8A的第2脚相连接，电压比较器的第I脚输出信号，电压比较器的第3脚与电阻R5的一端及电阻R6的一端相连，电阻R5的另一端连接万用表Voltage接口，电阻R6的另一端与万用表COM端相连并接地；所述的基频测试电路包括电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电压比较器U9A、电压比较器U10A、电压比较器U11A、电压比较器U12A、电压比较器U13A、电压比较器U14A、电容Cl、电容C2、电容C3、电容C4、电容C5、电容C6和电容C7，其中所述的电压比较器U9A的第2脚连接信号输入端，第I脚与第3脚及电阻R7的一端相连，电压比较其UlOA的第2脚与电阻R7的另一端及电容Cl的一端相连，第I脚与第3脚及电阻R8的一端相连，电容Cl的另一端接地，电阻R8的另一端与电容C5的一端及电阻R9的一端相连，电压比较器UlIA的第2脚与电阻R9的另一端及电容C2的一端相连,第I脚与第3脚、电容C5的另一端及电阻RlO的一端相连，电容C2的另一端接地，电阻RlO的另一端与电容C6的一端及电阻Rll的一端相连，电压比较器U12A的第2脚与电阻Rll的另一端及电容C3的一端相连，第I脚与第3脚、电容C6的另一端及电阻R12的一端相连，电容C3另一端接地，电阻R12的另一端与电容C7的一端及电阻R13的一端连接，电压比较器U13A的第2脚与电阻R13的另一端及电容C4的一端相连，第I脚与第3脚、电容C7的另一端及电压比较器U14A的第2脚相连，电容C4的另一端接地，电压比较器U14A的第3脚与电阻R14的一端及电阻R15的一端相连，第I脚与电阻R15的另一端相连，并输出信号，电阻R14的另一端接地。所述的电源电路包括线性器件U4、线性器件U5、线性器件U6、三极管Q1、三极管Q2、三极管Q3、二极管D1、二极管D2、二极管D3、二极管D4、电容C8、电容C9、电容C10、电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C17、电容C18、按键SI、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电感LI和电源BATT，其中所述的电源BATT负极接地，正极与二极管Dl正极连接，二极管Dl负极与电阻R17的一端及三极管Ql的发射极相连，电阻R17的另一端与二极管D2的正极、电阻R18的一端及三极管Q2的集电极相连，二极管D2的负极与二极管D3的负极及按键SI的一端连接，按键SI的另一端接地，二极管D3的正极连接电阻R16的一端，并与开关信号端相连，电阻R16的另一端接电源VCCl，三极管Ql的基极与电阻R18的另一端连接，三极管Q2的发射极接地，基极与电阻R19的一端及三极管Q3的集电极相连，电阻R19的另一端与电阻R20的一端相接，并连接电源VCCl，三极管Q3的发射极接地，基极连接电阻R21的一端，电阻R21的另一端连接电阻R20的另一端，并与电源输入端相连，三极管Ql的集电极与电容CS的正极及线性器件U4的第7脚相连，并连接+9V电源，电容C8的负极接地，线性器件U4的第6脚接地，第I脚连接电容C18的一端,第4脚与电容C9及线性器件U5的 第I脚相连,第8脚与电容C8的另一端、二极管D4的负极及电感LI的一端相连，电容C9的负极接地，二极管D4的正极接地，电感LI的另一端连接电容ClO的正极，并提供电源VCC，电容ClO的负极接地，线性器件U5的第2脚连接电容C12的一端，第4脚连接电容C12的另一端，第3脚接地，第5脚连接电容C13的一端连接，并输出电源VEE，第8脚连接电容Cl I的一端连接，电容Cll与C13的另一端接地均接地，线性器件U6的第I脚与电容C14的一端及电容C15的正极相连，并接电源VCC，第2脚接地，第3脚与电容C16的正极及电容C17的一端连接，并输出电源VCCl，电容C14的另一端、C15的负极、C16的负极和C17的另一端均接地。所述的中央处理单元包括一 DSP芯片和一 FPGA芯片，其中所述的DSP芯片的A15-A0脚与FPGA芯片的A15-A0脚通过BUS总线相接，DSP芯片的/IS脚与FPGA芯片的/EN脚相接，DSP芯片的/STRB脚与FPGA芯片的/STRB脚相接，DSP芯片的R/W脚与FPGA芯片的R/W脚相接，DSP芯片的READY脚与FPGA芯片的READY脚相接，DSP芯片的/MSC脚与FPGA芯片的/MSC脚相接，DSP芯片的/INTn脚与高速ADC芯片的BUSY脚相接，DSP芯片的DO-D15脚与高速ADC芯片的D0-D15脚通过BUS总线相接，FPGA芯片的/CS脚与高速ADC芯片的/CS脚相接，FPGA芯片的AO脚与高速ADC芯片的AO脚相接，FPGA芯片的/READ脚与高速ADC芯片的/READ脚相接。所述的DSP芯片采用TI公司生产的TMS320C25芯片，该芯片为高性能的单片信号处理器；所述的FPGA芯片采用松下半导体CLAy31芯片，该芯片每个乘法器的乘法速度是以MHz,以及实施乘数所需的FPGA的百分比来排列的，配合DSP芯片使用，将大大提高本发明万用表的运算能力，从而提高了万用表的工作效率。本发明将万用表和谐波分析仪结为一体，使得使用者在对谐波的分析和其他功能测试时，无需使用两个测量仪器，而使用本发明就能达到测量目的，而且结合附加功能，从而能够实现测量的准确、方便和快捷。
图I为本发明硬件功能模块图；图2为本发明的信号调理电路图；图3为本发明的基频测试电路图；图4为本发明的电源电路图；图5为本发明的中央处理电路及ADC采集电路。
具体实施例方式实施例参见图I至图5，本实施例提供一种一种谐波万用表的测量方法，其包括以下步骤( I)设置一万用表本体，并在其内部设置一功能电路板；(2)在所述功能电路板上，设置相互连接的功能测试单元、中央处理单元和电源单元;(3)在所述的功能测试单元内，设置相互连接的信号调理电路、万用表测试电路和谐波测试电路；其中所述万用表测试电路为一万用表专用集成芯片，所述的谐波测试电路包括基频测试电路和高速ADC采集电路；(4)在所述的中央处理单元内设置一软件控制平台，所述的软件控制平台设置有如下附加功能模块=HOLD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试模块； (5)加电开始工作，首先，由软件控制平台根据预先设置好的程序，对功能测试单元进行测试选择，待测试项目选定后，使用万用表探针开始采集信息源所发出的信号，通过信号调理电路，对所采集的信号进行调理后，传输至所选定的测试功能所对应的测试电路中，测试电路对信号进行测试后，将测试数据传输至中央处理单元，测试数据经中央处理单元计算分析后，将测试结果输出。所述的步骤(5)还包括当选择万用表测试功能时，所述的功能选择模块，根据用户的选择，提供相应的测试功能，然后对信息源进行采集，经信号调理电路对采集的信号进行预处理后，传输至ASIC中，然后通过ASIC与中央处理单元进行通信和处理后，输出信号；当选择谐波分析功能时，谐波信号经信号调理电路调理后得到基波信号的频率，该信号经基频测试电路后，传输至中央处理单元，中央处理单元根据高速ADC采集电路得到相应的采样频率，然后通过中央处理单元，算出相应的谐波大小和其他参数后，输出结果。在步骤(4)中所述的软件控制平台设置如下附加功能模块H0LD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试。步骤(3)所述的信号调理电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电压比较器U8A、线性器件U7、信号输入端子V1_A和信号输入端子V1_B，其中所述的线性器件U7的第6脚和第8脚接地，第7脚接电源VEE，第16脚接电源VCC，第9脚与信号输入端子V1_B相连，第10脚与信号输入端子V1_A相连，第11脚与电阻R3的一端及电阻R4的一端相连，第15脚与电阻R3的另一端及电阻R2的一端相连，第14脚与电阻R2的另一端及电阻Rl的一端相连，第12脚与Rl的另一端相连，第13脚与电压比较器U8A的第2脚相连接，电压比较器的第I脚输出信号，电压比较器的第3脚与电阻R5的一端及电阻R6的一端相连，电阻R5的另一端连接万用表Voltage接口，电阻R6的另一端与万用表COM端相连并接地；步骤(3)所述的基频测试电路包括电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电压比较器U9A、电压比较器U10A、电压比较器U11A、电压比较器U12A、电压比较器U13A、电压比较器U14A、电容Cl、电容C2、电容C3、电容C4、电容C5、电容C6和电容C7，其中所述的电压比较器U9A的第2脚连接信号输入端，第I脚与第3脚及电阻R7的一端相连，电压比较其UlOA的第2脚与电阻R7的另一端及电容Cl的一端相连，第I脚与第3脚及电阻R8的一端相连，电容Cl的另一端接地，电阻R8的另一端与电容C5的一端及电阻R9的一端相连，电压比较器Ul IA的第2脚与电阻R9的另一端及电容C2的一端相连,第I脚与第3脚、电容C5的另一端及电阻RlO的一端相连，电容C2的另一端接地，电阻RlO的另一端与电容C6的一端及电阻Rll的一端相连，电压比较器U12A的第2脚与电阻Rll的另一端及电容C3的一端相连，第I脚与第3脚、电容C6的另一端及电阻R12的一端相连，电容C3另一端接地，电阻R12的另一端与电容C7的一端及电阻R13的一端连接，电压比较器U13A的第2脚与电阻R13的另一端及电容C4的一端相连，第I脚与第3脚、电容C7的另一端及电压比较器U14A的第2脚相连，电容C4的另一端接地，电压比较器U14A的第3脚与电阻R14的一端及电阻R15的一端相连,第I脚与电阻R15的另一端相连，并输出信号，电阻R14的另一端接地。步骤(3)所述的电源电路包括线性器件U4、线性器件U5、线性器件U6、三极管Q1、三极管Q2、三极管Q3、二极管D1、二极管D2、二极管D3、二极管D4、电容C8、电容C9、电容C10、电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C17、电容C18、按键SI、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电感LI和电源BATT，其中所述的电源BATT负极接地，正极与二极管Dl正极连接，二极管Dl负极与电阻R17的一端及三 极管Ql的发射极相连，电阻R17的另一端与二极管D2的正极、电阻R18的一端及三极管Q2的集电极相连，二极管D2的负极与二极管D3的负极及按键SI的一端连接，按键SI的另一端接地，二极管D3的正极连接电阻R16的一端，并与开关信号端相连，电阻R16的另一端接电源VCCl，三极管Ql的基极与电阻R18的另一端连接，三极管Q2的发射极接地，基极与电阻R19的一端及三极管Q3的集电极相连，电阻R19的另一端与电阻R20的一端相接，并连接电源VCCl，三极管Q3的发射极接地，基极连接电阻R21的一端，电阻R21的另一端连接电阻R20的另一端，并与电源输入端相连，三极管Ql的集电极与电容CS的正极及线性器件U4的第7脚相连，并连接+9V电源，电容CS的负极接地，线性器件U4的第6脚接地，第I脚连接电容C18的一端，第4脚与电容C9及线性器件U5的第I脚相连，第8脚与电容C8的另一端、二极管D4的负极及电感LI的一端相连，电容C9的负极接地，二极管D4的正极接地，电感LI的另一端连接电容ClO的正极，并提供电源VCC，电容ClO的负极接地，线性器件U5的第2脚连接电容C12的一端，第4脚连接电容C12的另一端，第3脚接地，第5脚连接电容C13的一端连接，并输出电源VEE，第8脚连接电容Cll的一端连接，电容Cll与C13的另一端接地均接地，线性器件U6的第I脚与电容C14的一端及电容C15的正极相连，并接电源VCC，第2脚接地，第3脚与电容C16的正极及电容C17的一端连接，并输出电源VCCl，电容C14的另一端、C15的负极、C16的负极和C17的另一端均接地。步骤(2)所述的中央处理单元包括一 DSP芯片和一 FPGA芯片，其中所述的DSP芯片的A15-A0脚与FPGA芯片的A15-A0脚通过BUS总线相接，DSP芯片的/IS脚与FPGA芯片的/EN脚相接，DSP芯片的/STRB脚与FPGA芯片的/STRB脚相接，DSP芯片的R/W脚与FPGA芯片的R/W脚相接，DSP芯片的READY脚与FPGA芯片的READY脚相接，DSP芯片的/MSC脚与FPGA芯片的/MSC脚相接，DSP芯片的/INTn脚与高速ADC芯片的BUSY脚相接，DSP芯片的D0-D15脚与高速ADC芯片的D0-D15脚通过BUS总线相接，FPGA芯片的/CS脚与高速ADC芯片的/CS脚相接，FPGA芯片的AO脚与高速ADC芯片的AO脚相接，FPGA芯片的/READ脚与高速ADC芯片的/READ脚相接。一种实施权利上述方法的装置，其包括一万用表本体，及位于本体内部的电路部分，所述的电路部分包括相互连接的功能测试单元、中央处理单元和电源单元；所述的功能测试单元，包括相互连接的信号调理电路、万用表测试电路和谐波测试电路；其中所述万用表测试电路为一万用表专用集成芯片，所述的谐波测试电路包括基频测试电路和高速ADC采集电路；所述的中央处理单元内设置一软件控制平台，所述的软件控制平台设置有如下附加功能模块=HOLD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试模块；所述的万用表本体上还对应设有一功能转换旋钮，及如下多个附加功能按键H0LD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试按键；使用万用表探针开始采集信息源所发出的信号时，对测试功能进行选择，待采集完信号后，通过信号调理电路进行调理后，传输至所选定的测试功能所对应的测试电路中，测试电路对信号进行测试后，将测试数据传输至中央处理单元，测试数据经中央处理单元计算分析后，将测试结果输出。所述的万用表本体上设有一功能转换旋钮，及如下多个附加功能按键H0LD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试。 所述的信号调理电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电压比较器U8A、线性器件U7、信号输入端子V1_A和信号输入端子V1_B，其中所述的线性器件U7的第6脚和第8脚接地，第7脚接电源VEE，第16脚接电源VCC，第9脚与信号输入端子V1_B相连，第10脚与信号输入端子V1_A相连，第11脚与电阻R3的一端及电阻R4的一端相连，第15脚与电阻R3的另一端及电阻R2的一端相连，第14脚与电阻R2的另一端及电阻Rl的一端相连，第12脚与Rl的另一端相连，第13脚与电压比较器U8A的第2脚相连接，电压比较器的第I脚输出信号，电压比较器的第3脚与电阻R5的一端及电阻R6的一端相连，电阻R5的另一端连接万用表Voltage接口，电阻R6的另一端与万用表COM端相连并接地；所述的基频测试电路包括电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电压比较器U9A、电压比较器U10A、电压比较器U11A、电压比较器U12A、电压比较器U13A、电压比较器U14A、电容Cl、电容C2、电容C3、电容C4、电容C5、电容C6和电容C7，其中所述的电压比较器U9A的第2脚连接信号输入端，第I脚与第3脚及电阻R7的一端相连，电压比较其UlOA的第2脚与电阻R7的另一端及电容Cl的一端相连，第I脚与第3脚及电阻R8的一端相连，电容Cl的另一端接地，电阻R8的另一端与电容C5的一端及电阻R9的一端相连，电压比较器UlIA的第2脚与电阻R9的另一端及电容C2的一端相连,第I脚与第3脚、电容C5的另一端及电阻RlO的一端相连，电容C2的另一端接地，电阻RlO的另一端与电容C6的一端及电阻Rll的一端相连，电压比较器U12A的第2脚与电阻Rll的另一端及电容C3的一端相连，第I脚与第3脚、电容C6的另一端及电阻R12的一端相连，电容C3另一端接地，电阻R12的另一端与电容C7的一端及电阻R13的一端连接，电压比较器U13A的第2脚与电阻R13的另一端及电容C4的一端相连，第I脚与第3脚、电容C7的另一端及电压比较器U14A的第2脚相连，电容C4的另一端接地，电压比较器U14A的第3脚与电阻R14的一端及电阻R15的一端相连，第I脚与电阻R15的另一端相连，并输出信号，电阻R14的另一端接地。
所述的电源电路包括线性器件U4、线性器件U5、线性器件U6、三极管Q1、三极管Q2、三极管Q3、二极管D1、二极管D2、二极管D3、二极管D4、电容C8、电容C9、电容C10、电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C17、电容C18、按键SI、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电感LI和电源BATT，其中所述的电源BATT负极接地，正极与二极管Dl正极连接，二极管Dl负极与电阻R17的一端及三极管Ql的发射极相连，电阻R17的另一端与二极管D2的正极、电阻R18的一端及三极管Q2的集电极相连，二极管D2的负极与二极管D3的负极及按键SI的一端连接，按键SI的另一端接地，二极管D3的正极连接电阻R16 的一端，并与开关信号端相连，电阻R16的另一端接电源VCCl，三极管Ql的基极与电阻R18的另一端连接，三极管Q2的发射极接地，基极与电阻R19的一端及三极管Q3的集电极相连，电阻R19的另一端与电阻R20的一端相接，并连接电源VCCl，三极管Q3的发射极接地，基极连接电阻R21的一端，电阻R21的另一端连接电阻R20的另一端，并与电源输入端相连，三极管Ql的集电极与电容CS的正极及线性器件U4的第7脚相连，并连接+9V电源，电容C8的负极接地，线性器件U4的第6脚接地，第I脚连接电容C18的一端,第4脚与电容C9及线性器件U5的第I脚相连,第8脚与电容C8的另一端、二极管D4的负极及电感LI的一端相连，电容C9的负极接地，二极管D4的正极接地，电感LI的另一端连接电容ClO的正极，并提供电源VCC，电容ClO的负极接地，线性器件U5的第2脚连接电容C12的一端，第4脚连接电容C12的另一端，第3脚接地，第5脚连接电容C13的一端连接，并输出电源VEE，第8脚连接电容Cll的一端连接，电容Cll与Cl3的另一端接地均接地，线性器件U6的第I脚与电容C14的一端及电容C15的正极相连，并接电源VCC，第2脚接地，第3脚与电容C16的正极及电容C17的一端连接，并输出电源VCCl，电容C14的另一端、C15的负极、C16的负极和C17的另一端均接地。步骤(2)所述的中央处理单元包括一 DSP芯片和一 FPGA芯片，其中所述的DSP芯片的A15-A0脚与FPGA芯片的A15-A0脚通过BUS总线相接，DSP芯片的/IS脚与FPGA芯片的/EN脚相接，DSP芯片的/STRB脚与FPGA芯片的/STRB脚相接，DSP芯片的R/W脚与FPGA芯片的R/W脚相接，DSP芯片的READY脚与FPGA芯片的READY脚相接，DSP芯片的/MSC脚与FPGA芯片的/MSC脚相接，DSP芯片的/INTn脚与高速ADC芯片的BUSY脚相接，DSP芯片的D0-D15脚与高速ADC芯片的D0-D15脚通过BUS总线相接，FPGA芯片的/CS脚与高速ADC芯片的/CS脚相接，FPGA芯片的AO脚与高速ADC芯片的AO脚相接，FPGA芯片的/READ脚与高速ADC芯片的/READ脚相接。所述的DSP芯片采用TI公司生产的TMS320C25芯片，该芯片为高性能的单片信号处理器；所述的FPGA芯片采用松下半导体CLAy31芯片，该芯片每个乘法器的乘法速度是以MHz,以及实施乘数所需的FPGA的百分比来排列的，配合DSP芯片使用，将大大提高本发明万用表的运算能力，从而提高了万用表的工作效率。本电子测量装置可通过USB通信模块与PC机连接，在PC机上运行虚拟数字多用表软件;USB控制欲数据采集模块的多路数字量输出单元产生测量转换和量程转换所需要的控制信号，多路模拟量通过A/D转换器转换后，经USB总线传输到PC机，经过PC机软件的数据处理，在PC机上显示被测量的数据。本发明的万用表主要功能测量范围交流电压为O疒1000V，频率响应为45Hz 1000Hz，测量精度为± (2%+3);直流电压为(T1000V，测量精度为± (2%+3);交流电流为(Γ1Α，频率响应为45Hz 1000Hz，测量精度为土(2%+5);直流电流为(TlA，测量精度为±(2%+3);电阻为(Γ40ΜΩ，测量精度为±(1%+3);电容为(TlOOO μ F，测量精度为± (3%+5);频率为O. OlHflMHz，测量精度为± (O. 1%+3);温度为-40°C 1000°C，测量精度为 ± (3%+5)。本发明的谐波分析功能测量范围谐波分析电压范围30V飞OOV ;谐波分析电流范围:5A 100A ;谐波分析频响(基波频率):50Hz 60Hz ;测试精度1次谐波± (3%+10)；2 6次谐波:± (3. 5%+10) ;7 8次谐波:± (4. 5%+10) ;9 10次谐波:± (5%+10) ; 11 15次谐波± (7%+10) ; 16 21 次谐波± (10%+10)。本发明的优点是集万用表和谐波分析仪于一体，使得测试更加方便、快捷，结合本发明的附加功能，使得使用更加智能化，且大大提高了测量精度及测量速度，携带方便，同时也节约了购买成本。但以上所述仅为本发明的较佳可行实施例，并非用以局限本发明的专利范围，故凡运用本发明说明书及附图内容所作的等效结构变化，均包含在本发明的保护范围内。
权利要求
1.一种谐波万用表的测量方法，其特征在于，其包括以下步骤 (1)设置一万用表本体，并在其内部设置一功能电路板； (2)在所述功能电路板上，设置相互连接的功能测试单元、中央处理单元和电源单元； (3)在所述的功能测试单元内，设置相互连接的信号调理电路、万用表测试电路和谐波测试电路；其中所述万用表测试电路为一万用表专用集成芯片，所述的谐波测试电路包括基频测试电路和高速ADC采集电路； (4)在所述的中央处理单元内设置一软件控制平台，所述的软件控制平台设置有如下附加功能模块=HOLD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试模块； (5)加电开始工作，首先，由软件控制平台根据预先设置好的程序，对功能测试单元进行测试选择，待测试项目选定后，使用万用表探针开始采集信息源所发出的信号；当选择万用表测试功能时，所述的功能选择模块，根据用户的选择，提供相应的测试功能，然后对信息源进行采集，经信号调理电路对采集的信号进行预处理后，传输至ASIC中，然后通过ASIC与中央处理单元进行通信和处理后，输出信号；当选择谐波分析功能时，谐波信号经信号调理电路调理后得到基波信号的频率，该信号经基频测试电路后，传输至中央处理单元，中央处理单元根据高速ADC采集电路得到相应的采样频率，然后通过中央处理单元，算出相应的谐波大小和其他参数后，输出结果。
2.根据权利要求I所述的谐波万用表的测量方法，其特征在于，步骤(3)所述的信号调理电路包括电阻(R1)、电阻(R2)、电阻(R3)、电阻(R4)、电阻(R5)、电阻(R6)、电压比较器(U8A)、线性器件(U7)、信号输入端子(V1_A)和信号输入端子(V1_B)，其中所述的线性器件U7的第6脚和第8脚接地，第7脚接电源VEE，第16脚接电源VCC，第9脚与信号输入端子V1_B相连，第10脚与信号输入端子VlA相连，第11脚与电阻R3的一端及电阻R4的一端相连，第15脚与电阻R3的另一端及电阻R2的一端相连，第14脚与电阻R2的另一端及电阻Rl的一端相连，第12脚与Rl的另一端相连，第13脚与电压比较器U8A的第2脚相连接，电压比较器的第I脚输出信号，电压比较器的第3脚与电阻R5的一端及电阻R6的一端相连，电阻R5的另一端连接万用表Voltage接口，电阻R6的另一端与万用表COM端相连并接地。
3.根据权利要求I所述的谐波万用表的测量方法，其特征在于，步骤(3)所述的基频测试电路包括电阻(R7)、电阻(R8)、电阻(R9)、电阻(R10)、电阻(R11)、电阻(R12)、电阻(R13)、电阻(R14)、电阻(R15)、电压比较器(U9A)、电压比较器(U10A)、电压比较器(U11A)、电压比较器(U12A)、电压比较器(U13A)、电压比较器(U14A)、电容(Cl)、电容(C2)、电容(C3)、电容(C4)、电容(C5)、电容(C6)和电容(C7)，其中所述的电压比较器U9A的第2脚连接信号输入端，第I脚与第3脚及电阻R7的一端相连，电压比较其UlOA的第2脚与电阻R7的另一端及电容Cl的一端相连，第I脚与第3脚及电阻R8的一端相连，电容Cl的另一端接地，电阻R8的另一端与电容C5的一端及电阻R9的一端相连，电压比较器Ul IA的第2脚与电阻R9的另一端及电容C2的一端相连，第I脚与第3脚、电容C5的另一端及电阻RlO的一端相连，电容C2的另一端接地，电阻RlO的另一端与电容C6的一端及电阻Rll的一端相连，电压比较器U12A的第2脚与电阻Rll的另一端及电容C3的一端相连，第I脚与第3脚、电容C6的另一端及电阻R12的一端相连，电容C3另一端接地，电阻R12的另一端与电容C7的一端及电阻R13的一端连接，电压比较器U13A的第2脚与电阻R13的另一端及电容C4的一端相连，第I脚与第3脚、电容C7的另一端及电压比较器U14A的第2脚相连，电容C4的另一端接地，电压比较器U14A的第3脚与电阻R14的一端及电阻R15的一端相连，第I脚与电阻R15的另一端相连，并输出信号，电阻R14的另一端接地。
4.根据权利要求I所述的谐波万用表的测量方法，其特征在于，步骤(3)所述的电源电路包括线性器件(U4)、线性器件(U5)、线性器件(U6)、三极管(Q1)、三极管(Q2)、三极管(Q3)、二极管(D1)、二极管(D2)、二极管(D3)、二极管(D4)、电容(C8)、电容(C9)、电容(CIO)、电容(C11)、电容(C12)、电容(C13)、电容(C14)、电容(C15)、电容(C16)、电容(C17)、电容(C18)、按键(SI)、电阻(R16)、电阻(R17)、电阻(R18)、电阻(R19)、电阻(R20)、电阻(R21)、电感(LI)和电源(BATT)，其中所述的电源BATT负极接地，正极与二极管DI正极连接，二极管Dl负极与电阻R17的一端及三极管Ql的发射极相连，电阻R17的另一端与二极管D2的正极、电阻R18的一端及三极管Q2的集电极相连，二极管D2的负极与二极管D3的负极及按键SI的一端连接，按键SI的另一端接地，二极管D3的正极连接电阻R16的一端，并与开关信号端相连，电阻R16的另一端接电源VCC1，三极管Ql的基极与电阻R18的另一端连接，三极管Q2的发射极接地，基极与电阻R19的一端及三极管Q3的集电极相连，电阻R19的另一端与电阻R20的一端相接，并连接电源VCCl，三极管Q3的发射极接地，基极连接电阻R21的一端，电阻R21的另一端连接电阻R20的另一端，并与电源输入端相连，三极管Ql的集电极与电容C8的正极及线性器件U4的第7脚相连，并连接+9V电源，电容C8的负极接地，线性器件U4的第6脚接地，第I脚连接电容C18的一端，第4脚与电容C9及线性器件U5的第I脚相连，第8脚与电容CS的另一端、二极管D4的负极及电感LI的一端相连，电容C9的负极接地，二极管D4的正极接地，电感LI的另一端连接电容ClO的正极，并提供电源VCC，电容ClO的负极接地，线性器件U5的第2脚连接电容C12的一端，第4脚连接电容C12的另一端，第3脚接地，第5脚连接电容C13的一端连接，并输出电源VEE，第.8脚连接电容Cll的一端连接，电容Cll与C13的另一端接地均接地，线性器件U6的第I脚与电容C14的一端及电容C15的正极相连，并接电源VCC，第2脚接地，第3脚与电容C16的正极及电容C17的一端连接，并输出电源VCC1，电容C14的另一端、C15的负极、C16的负极和Cl7的另一端均接地。
5.根据权利要求I所述的谐波万用表的测量方法，其特征在于，步骤(2)所述的中央处理单元包括一 DSP芯片和一 FPGA芯片，其中所述的DSP芯片的A15-A0脚与FPGA芯片的A15-A0脚通过BUS总线相接，DSP芯片的/IS脚与FPGA芯片的/EN脚相接，DSP芯片的/STRB脚与FPGA芯片的/STRB脚相接，DSP芯片的R/W脚与FPGA芯片的R/W脚相接，DSP芯片的READY脚与FPGA芯片的READY脚相接，DSP芯片的/MSC脚与FPGA芯片的/MSC脚相接，DSP芯片的/INTn脚与高速ADC芯片的BUSY脚相接，DSP芯片的D0-D15脚与高速ADC芯片的D0-D15脚通过BUS总线相接，FPGA芯片的/CS脚与高速ADC芯片的/CS脚相接，FPGA芯片的AO脚与高速ADC芯片的AO脚相接，FPGA芯片的/READ脚与高速ADC芯片的/READ脚相接。
6.一种实施权利要求1-5之一所述方法的装置,其包括一万用表本体,及位于本体内部的电路部分，其特征在于，所述的电路部分包括相互连接的功能测试单元、中央处理单元和电源单元；所述的功能测试单元，包括相互连接的信号调理电路、万用表测试电路和谐波测试电路；其中所述万用表测试电路为一万用表专用集成芯片，所述的谐波测试电路包括基频测试电路和高速ADC采集电路；所述的中央处理单元内设置一软件控制平台，所述的软件控制平台设置有如下附加功能模块=HOLD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试模块；所述的万用表本体上还对应设有一功能转换旋钮，及如下多个附加功能按键HOLD数据保持，MAX/MIN最大/最小值，RANGE切换自动和手动量程，LIGHT背光，SAVE存储，RECALL读存储的数据和LOCK漏电开关锁定测试按键；使用万用表探针开始采集信息源所发出的信号时，对测试功能进行选择，待采集完信号后，通过信号调理电路进行调理后，传输至所选定的测试功能所对应的测试电路中，测试电路对信号进行测试后，将测试数据传输至中央处理单元，测试数据经中央处理单元计算分析后，将测试结果输出。
7.根据权利要求6所述的谐波万用表的测量装置，其特征在于，所述的信号调理电路包括电阻(R1)、电阻(R2)、电阻(R3)、电阻(R4)、电阻(R5)、电阻(R6)、电压比较器(U8A)、线性器件(U7)、信号输入端子(VIA)和信号输入端子(V1B)，其中所述的线性器件U7的第6脚和第8脚接地，第7脚接电源VEE，第16脚接电源VCC，第9脚与信号输入端子VlB相连， 第10脚与信号输入端子V1_A相连,第11脚与电阻R3的一端及电阻R4的一端相连,第15脚与电阻R3的另一端及电阻R2的一端相连，第14脚与电阻R2的另一端及电阻Rl的一端相连，第12脚与Rl的另一端相连，第13脚与电压比较器U8A的第2脚相连接，电压比较器的第I脚输出信号，电压比较器的第3脚与电阻R5的一端及电阻R6的一端相连，电阻R5的另一端连接万用表Voltage接口，电阻R6的另一端与万用表COM端相连并接地。
8.根据权利要求6所述的谐波万用表的测量装置，其特征在于，所述的基频测试电路包括电阻(R7)、电阻(R8)、电阻(R9)、电阻(R10)、电阻(R11)、电阻(R12)、电阻(R13)、电阻(R14)、电阻(R15)、电压比较器(U9A)、电压比较器(U10A)、电压比较器(U11A)、电压比较器(U12A)、电压比较器(U13A)、电压比较器(U14A)、电容(Cl)、电容(C2)、电容(C3)、电容((4)、电容(05)、电容(06)和电容(07)，其中所述的电压比较器U9A的第2脚连接信号输入端，第I脚与第3脚及电阻R7的一端相连，电压比较其UlOA的第2脚与电阻R7的另一端及电容Cl的一端相连，第I脚与第3脚及电阻R8的一端相连，电容Cl的另一端接地，电阻R8的另一端与电容C5的一端及电阻R9的一端相连，电压比较器UllA的第2脚与电阻R9的另一端及电容C2的一端相连,第I脚与第3脚、电容C5的另一端及电阻RlO的一端相连，电容C2的另一端接地，电阻RlO的另一端与电容C6的一端及电阻Rll的一端相连，电压比较器U12A的第2脚与电阻Rll的另一端及电容C3的一端相连,第I脚与第3脚、电容C6的另一端及电阻R12的一端相连，电容C3另一端接地，电阻R12的另一端与电容C7的一端及电阻R13的一端连接，电压比较器U13A的第2脚与电阻R13的另一端及电容C4的一端相连，第I脚与第3脚、电容C7的另一端及电压比较器U14A的第2脚相连，电容C4的另一端接地，电压比较器U14A的第3脚与电阻R14的一端及电阻R15的一端相连，第I脚与电阻R15的另一端相连，并输出信号，电阻R14的另一端接地。
9.根据权利要求6所述的谐波万用表的测量装置，其特征在于，所述的电源单元为一电源电路，该电源电路包括线性器件(U4)、线性器件(U5)、线性器件(U6)、三极管(Q1)、三极管(Q2)、三极管(Q3)、二极管(D1)、二极管(D2)、二极管(D3)、二极管(D4)、电容(C8)、电容(C9)、电容(C10)、电容(C11)、电容(C12)、电容(C13)、电容(C14)、电容(C15)、电容(C16)、电容(C17)、电容(C18)、按键(SI)、电阻(R16)、电阻(R17)、电阻(R18)、电阻(R19)、电阻(R20)、电阻(R21)、电感(LI)和电源(BATT)，其中所述的电源BATT负极接地，正极与二极管Dl正极连接，二极管Dl负极与电阻R17的一端及三极管Ql的发射极相连，电阻R17的另一端与二极管D2的正极、电阻R18的一端及三极管Q2的集电极相连，二极管D2的负极与二极管D3的负极及按键SI的一端连接，按键SI的另一端接地，二极管D3的正极连接电阻R16的一端,并与开关信号端相连，电阻R16的另一端接电源VCC1,三极管Ql的基极与电阻R18的另一端连接，三极管Q2的发射极接地，基极与电阻R19的一端及三极管Q3的集电极相连，电阻R19的另一端与电阻R20的一端相接，并连接电源VCC1，三极管Q3的发射极接地，基极连接电阻R21的一端，电阻R21的另一端连接电阻R20的另一端，并与电源输入端相连，三极管Ql的集电极与电容C8的正极及线性器件U4的第7脚相连，并连接+9V电源，电容C8的负极接地，线性器件U4的第6脚接地，第I脚连接电容C18的一端，第4脚与电容C9及线性器件U5的第I脚相连，第8脚与电容CS的另一端、二极管D4的负极及电感LI的一端相连，电容C9的负极接地，二极管D4的正极接地，电感LI的另一端连接电容ClO的正极，并提供电源VCC，电容ClO的负极接地，线性器件U5的第2脚连接电容C12的一端，第4脚连接电容C12的另一端，第3脚接地，第5脚连接电容C13的一端连接，并输出电源VEE，第8脚连接电容Cl I的一端连接，电容Cll与C13的另一端接地均接地，线性器件U6的第I脚与电容C14的一端及电容C15的正极相连，并接电源VCC，第2脚接地，第3脚与电容C16的正极及电容C17的一端连接，并输出电源VCCl，电容C14的另一端、C15的负极、C16的负极和Cl7的另一端均接地。
10.根据权利要求6所述的谐波万用表的测量装置，其特征在于，所述的中央处理单元包括一 DSP芯片和一 FPGA芯片，其中所述的DSP芯片的A15-A0脚与FPGA芯片的A15-A0脚通过BUS总线相接，DSP芯片的/IS脚与FPGA芯片的/EN脚相接，DSP芯片的/STRB脚与FPGA芯片的/STRB脚相接，DSP芯片的R/W脚与FPGA芯片的R/W脚相接，DSP芯片的READY脚与FPGA芯片的READY脚相接，DSP芯片的/MSC脚与FPGA芯片的/MSC脚相接，DSP芯片的/INTn脚与高速ADC芯片的BUSY脚相接，DSP芯片的D0-D15脚与高速ADC芯片的D0-D15脚通过BUS总线相接，FPGA芯片的/CS脚与高速ADC芯片的/CS脚相接，FPGA芯片的AO脚与高速ADC芯片的AO脚相接，FPGA芯片的/READ脚与高速ADC芯片的/READ脚相接。
全文摘要
本发明公开了一种谐波万用表的测量方法，其特征在于，其包括以下步骤(1)设置一万用表本体，并在其内部设置一功能电路板；(2)在所述功能电路板上，设置相互连接的功能测试单元、中央处理单元和电源单元；(3)在所述的功能测试单元内，设置相互连接的信号调理电路、万用表测试电路和谐波测试电路；(4)在中央处理单元内置一软件控制平台；(5)加电使万用表工作。本发明还公开了一种实施上述方法的装置。本发明集万用表和谐波分析仪于一体，使得测试更加方便、快捷，且携带方便，结合本发明的附加功能，使得使用更加智能化，更大大提高了测量精度。
文档编号G01R15/12GK102759646SQ201210227980
公开日2012年10月31日 申请日期2012年7月2日 优先权日2012年7月2日
发明者李毓宏 申请人:优利德科技(中国)有限公司