专利名称：从交直流叠加信号中提取直流信号的装置的制作方法
技术领域：
本实用新型涉及一种从交直流叠加信号中提取直流信号的装置。
背景技术：
绝缘电阻测试是让一个直流电压连接到被测元件两端，通过元件两端的电流和电压来计算元件绝缘电阻。测试时，被测件基本处于高阻状接近开路。测试采样输入阻抗很高，对环境的电磁干扰非常敏感。由于被测电流相关的直流电压为0.1-lOmVDC，通过实际电路的测量发现，电路的干扰主要为两部分，主要部分为工频干扰(20mVp)，另外一部分为白噪声(5mVp)。而且白噪声的幅值远远小于工频干扰。白噪声干扰信号通过简单的滤波电路即可去除，对测试速度没有影响。因此测试时的干扰主要是工频干扰，工频干扰常见频率为50Hz、60Hz。目前采用绝缘电阻测试仪测试时，是采用多级滤波电路实现滤除工频干扰信号。多级滤波电路存在以下问题:多级滤波必然存在低通拐点和衰减程度的问题。由于信号的精度要求，需要采用特性平坦的滤波电路。而这类电路10倍频衰减系数比较小，需要采用多级叠加。按工频算10倍频的低通-3DB的拐点就在5Hz、6Hz，多级叠加就更差了。考虑响应速度就不能采用太多级的衰减。衰减不足引起数据的干扰衰减后幅值较大，在小电流采样时还是会淹没测试数据，测试电流的下限无法提高。一般测试电流都在10E-10量级，响应速度大于500毫秒(参照图2)。因此，采用多级滤波电路的去除干扰信号，时延很大，使测试速度慢和数据稳定性形成对立关系，无法实现快速响应和高稳定测量。该结构可以通过下以说明证明:参照图1，图中为没有采集电流时，测试端悬空的干扰波形，实际测试干扰可能更大。仪器需要将此信号压缩到不影响测试信号的大小。图的电路用来采集最大电流为InA电流、采样电阻为10M、仪器内部放大为100倍。也就是说采样值最大才IOmVDC,放大后为IV0电路采样精度为1%,需要稳定测试IOpA的电流，即采样信号幅值为0.lmV。而交流噪声有20mVp，比实际需要的稳定采样值大200倍。如果将此信号一起放大模拟数字转换电路将超过测试信号上限无法工作。要将20mVp干扰衰减到0.1mV以下，交流干扰大概需要衰减60DB才能满足设计要求。干扰波为工频环境辐射，频率比较低。滤波将必然带来响应速度变慢的问题。以前的仪器采用两级巴特沃斯滤波器，使采样电路的响应速度需要几百毫秒，无法满足快速测试要求。另外，由于测试信号极弱，上述电路放大比率很高，在放大测试信号的同时，干扰信号被同时放大，以至阻塞AD采样电路的工作。
发明内容针对上述技术问题，本实用新型的目的在于提供一种从交直流叠加信号中提取直流信号的装置，本实用新型不但可以去除叠加信号中的工频干扰，保证仪器的测试不受交流信号影响，使测试速度也获得了提高。实现本实用新型的技术方案如下:[0008]一种从交直流叠加信号中提取直流信号的装置，包括按照时序发出控制指令的控制器；以及与控制器连接的整周期采样开关，根据控制器输出的控制指令进行闭合或断开，该整周期采样开关的闭合时间等于干扰信号的周期；以及与整周期采样开关输出端连接的积分电路，在整周期采样开关闭合期间，该积分电路上的积分电容对输入的叠加信号进行积分取样；以及一端与积分电路输出端连接的采样保持开关，采样保持开关根据控制器输出的控制指令进行闭合或断开；以及与采样保持开关另一端连接的采样保持器，在积分电路采样完毕后，在控制器的控制下，使整周期采样开关断开，采样保持开关闭合，将所述积分电容上的电压转移到采样保持器上保存下来。进一步地，还包括一个与控制器连接的放电开关，该放电开关的两端与积分电路的积分电容并联，在控制器的控制下，使采样保持开关断开，放电开关闭合，在下一次积分周期之前，保证所述积分电容上的电荷为零。进一步地，所述控制器为CPU或时序逻辑电路。进一步地，所述采样保持器包括采样电容以及运算放大器，采样电容的一端与运算放大器的同相输入端连接，采样电容的另一端接地，运算放大器的反相输入端与该运算放大器的输出端连接。进一步地，所述运 算放大器为高输入阻抗、低输出阻抗的运算放大器。一种从交直流叠加信号中提取直流信号的方法，包括以下步骤:步骤1，控制器按照时序发出控制指令首先使整周期采样开关闭合，整周期采样开关的闭合时间等于干扰信号的周期，在整周期采样开关闭合期间，积分电路上的积分电容对输入的叠加信号进行取样；步骤2，积分电容采样完毕后，控制器控制整周期采样开关断开，同时控制采样保持开关闭合，将积分电容上的电压转移到采样保持器上保存后再输出。进一步地，还包括步骤3，在控制器的控制时序下，积分电容上的电压转移到采样保持器完成后，控制器使采样保持开关断开，并联于积分电容两端的放电开关闭合，使积分电容上放电，在下一次积分周期之前，保证所述积分电容上的电荷为零。进一步地，步骤2完成后，从采样保持器的输出电压通过以下算式计算 獅 I ΓΤζ -Kt)— = I CVx+A^sto(^t +■ r)} dt ,、
Vl KL( I )
τ= —^ CCl + Kt) ^ Vx-A ^ sio(r) ^ Κι)
KL( 2 )上式中，1/RC为釆样比例系数，Kt为积分周期和干扰周期的偏差，T(1+Kt)为实际积分周期，Vx为被测电流相关的直流电压，A*sin (ω +r)为积分工频信号，T/RC为釆样比例系数，A*sin(r)*Kt为输出的纹波大小。采用了上述方案，通过控制器首先使整周期采样保持开关闭合，通过积分电路对输入的叠加信号进行积分取样，由于整周期采样开关的闭合时间等于干扰信号的周期，因此，取样信号中，叠加信号中的交流信号恰好为零，积分电容上的电压为采样的直流信号电压。当积分取样的时间为工频干扰信号的一个整周期时，控制器使整周期采样保持开关断开，同时使采样保持开关闭合，将积分电容上的电压转移到采样保持器上保存后再输出。通过本实用新型的从交直流叠加信号中提取直流信号的装置，对采样信号的时延不大于lOOmS。而以前电路的时延大于500mS，大大加快了仪器在测试设备应用时的测试速率，满足高速绝缘电阻测试的要求。测试稳定性也有很大提高满足新仪器的性能要求。
图1为现有技术中绝缘电阻测试仪测试时的采样、放大高频滤波信号比较图；图2为现有技术中绝缘电阻测试仪测试干扰响应图:(用手触碰测试端引入信号突变)；图3为本实用新型的从交直流叠加信号中提取直流信号的装置的电路原理图；图4为控制器的控制各个开关的时序图；图5为采用本实用新型的从交直流叠加信号中提取直流信号的装置对信号进行采样和积分后，信号保持与输出信号比对图；图6为本采用实用新型的从交直流叠加信号中提取直流信号的装置采集和积分后信号干扰响应图(用手触碰测试端引入信号突变);
具体实施方式
参照图3至图4，本实用新型的一种从交直流叠加信号中提取直流信号的装置，包括按照时序发出控制指令的控制器，该控制器为CPU或时序逻辑电路。以及与控制器连接的整周期采样开关K1，根据控制器输出的控制指令进行闭合或断开，该整周期采样开关的闭合时间等于干扰信号的周期。以及与整周期采样开关输出端连接的积分电路，在整周期采样开关闭合期间，积分电路上的积分电容对输入的叠加信号进行积分取样。由于整周期采样开关的闭合时间等于干扰信号的周期，因此，取样信号中，叠加信号中的交流信号恰好为零，积分电容上的电压为采样的直流信号电压。积分电路由运算放大器UA、积分电容Cl以及电阻R组成，电阻R的一端与整周期采样开关Kl连接，电阻R的另一端连接于运算放大器UA的反相输入端，运算放大器UA的同相输入端接地，电容Cl的两端分别与运算放大器UA的反相输入端和输出端连接。以及一端与积分电路输出端连接的采样保持开关K3，采样保持开关K3根据控制器输出的控制指令进行闭合或断开；以及与采样保持开关K3另一端连接的采样保持器，在积分电路采样完毕后，在控制器的控制下，使整周期采样开关Kl断开，采样保持开关K3闭合，将所述积分电容上的电压转移到采样保持器上保存下来。采样保持器包括采样电容C2以及运算放大器UB，采样电容C2的一端与运算放大器UB的同相输入端连接，采样电容C2的另一端接地，运算放大器UB的反相输入端与该运算放大器的输出端连接。运算放大器UB为高输入阻抗、低输出阻抗的运算放大器，运算放大器能有效地将送进该运算放大器中的进行有效放大。以及与控制器连接的放电开关K2，该放电开关K2的两端与积分电路的积分电容Cl并联，在控制器的控制下，使采样保持开关K3断开，放电开关闭合，在下一次积分周期之前，保证所述积分电容上的电荷为零。参照图3至图4，从交直流叠加信号中提取直流信号的方法，包括以下步骤:步骤1，控制器按照时序发出控制指令首先使整周期采样开关闭合，整周期采样开关的闭合时间等于干扰信号的周期，在整周期采样开关闭合期间，积分电路上的积分电容对输入的叠加信号进行取样；步骤2，积分电容采样完毕后，控制器控制整周期采样开关断开，同时控制采样保持开关闭合，将积分电容上的电压转移到采样保持器上保存后再输出。步骤2完成后，从采样保持器的输出电压通过以下算式计算:
权利要求1.一种从交直流叠加信号中提取直流信号的装置，其特征在于，包括按照时序发出控制指令的控制器；以及 与控制器连接的整周期采样开关，根据控制器输出的控制指令进行闭合或断开，该整周期采样开关的闭合时间等于干扰信号的周期；以及 与整周期采样开关输出端连接的积分电路，在整周期采样开关闭合期间，该积分电路上的积分电容对输入的叠加信号进行积分取样；以及 一端与积分电路输出端连接的采样保持开关，采样保持开关根据控制器输出的控制指令进行闭合或断开；以及 与采样保持开关另一端连接的采样保持器，在积分电路采样完毕后，在控制器的控制下，使整周期采样开关断开，采样保持开关闭合，将所述积分电容上的电压转移到采样保持器上保存下来。
2.根据权利要求1所述的一种从交直流叠加信号中提取直流信号的装置，其特征在于，还包括一个与控制器连接的放电开关，该放电开关的两端与积分电路的积分电容并联，在控制器的控制下，使采样保持开关断开，放电开关闭合，在下一次积分周期之前，保证所述积分电容上的电荷为零。
3.根据权利要求1或2所述的一种从交直流叠加信号中提取直流信号的装置，其特征在于，所述控制器为CPU或时序逻辑电路。
4.根据权利要求1或2所述的一种从交直流叠加信号中提取直流信号的装置，其特征在于，所述采样保持器包括采样电容以及运算放大器，采样电容的一端与运算放大器的同相输入端连接，采样电容的另一端接地，运算放大器的反相输入端与该运算放大器的输出端连接。
5.根据权利要求4所述的一种从交直流叠加信号中提取直流信号的装置，其特征在于，所述运算放大器为高输入阻抗、低输出阻抗的运算放大器。
专利摘要本实用新型公开了一种从交直流叠加信号中提取直流信号的装置，包括按照时序发出控制指令的控制器；以及与控制器连接的整周期采样开关，根据控制器输出的控制指令进行闭合或断开；以及与整周期采样开关输出端连接的积分电路，在整周期采样开关闭合期间，积分电路上的积分电容对输入的叠加信号进行积分取样；以及一端与积分电路输出端连接的采样保持开关；以及与采样保持开关另一端连接的采样保持器，在积分电路采样完毕后，在控制器的控制下，使整周期采样开关断开，采样保持开关闭合，将所述积分电容上的电压转移到采样保持器上保存下来。本实用新型不但可以去除叠加信号中的工频干扰，保证仪器的测试不受交流信号影响，使测试速度获得了提高。
文档编号G01R15/00GK203054092SQ20122072932
公开日2013年7月10日 申请日期2012年12月26日 优先权日2012年12月26日
发明者吴强, 刘瑜, 樊义, 孙伯乐, 赵浩华, 高志齐 申请人:常州同惠电子股份有限公司