专利名称：一种晶圆测试方法
一种晶圆测试方法技术领域：
本发明涉及晶圆测试领域，特别涉及一种晶圆测试方法。
背景技术：
芯片(或者晶片)制造一般要经过晶圆(Wafer)制造、晶圆测试、切割、封装、成品测试等诸多生产环节。其中，晶圆测试的目的是将晶圆上功能不正确的晶片(Die)筛除，该功能不正确的晶片也可以称之为坏晶片、坏片或非正常晶片。现有技术中，在晶圆测试时，晶圆上的每颗晶片都被自动测试设备测试，不合格晶片被标上墨点，封装时不对这些坏片封装，如果对坏片进行封装，则增加了封装成本。晶圆的测试时间可分为走片时间和性能测试时间。其中，走片时间是指测试完一颗晶片后，将接触晶片上测试点的探针挪动到下一个被测试晶片所用的时间；性能测试时间为晶片的各种性能、参数的测试时间。当芯片面积较大时，一片晶圆上的晶片数目较小，如果每颗晶片测试时间不长，则每片晶圆测试时间也较短，因此，晶圆测试成本占晶圆成本的比例不高，经常可被忽略。但是，随着电路设计技术的改进，芯片面积越做越小，比如，一片8英寸晶圆上可能生产16万颗晶片，如果每颗晶片测试时间为250mS，则一片晶圆测试需4万秒，大约需要11小时以上。如测试费用按每小时12美金计算，其测试成本需约133美金，如果晶圆制造成本为270美金，则晶圆测试成本占到晶圆制造成本的一半左右。因此，有必要提供一种改进的技术方案来克服上述问题。
发明内容本发明的目的在于提供一种晶圆测试方法，其可以减少晶圆的测试时间，从而降低芯片的成本。为了解决上述问题，本发明提供一种晶圆测试方法，其包括:为晶圆设定非正常晶片映射图，其中该非正常晶片映射图包括有晶圆上的非正常晶片区域；和根据所述非正常晶片映射图对待测晶圆上的各个正常晶片区域进行测试而跳过对非正常晶片区域的测试。进一步的，所述非正常晶片区域包括测试器件区域和/或分布在晶圆周边的晶片区域。进一步的，所述为晶圆设定非正常晶片映射图包括:对多个晶圆进行测试，将坏片几率高于预定值的晶片区域设定为非正常晶片区域；和/或将晶圆中的测试器件区域设定为非正常晶片区域。进一步的，所述根据所述非正常晶片映射图对待测晶圆上的各个正常晶片区域进行测试而跳过非正常晶片区域包括:对待测晶圆上的一个正常晶片区域进行测试；判定下一个晶片区域是否属于非正常晶片区域，如果是，则重复此步骤，如果否，在对上一个正常晶片区域测试完成后将测试探针移动至下一个正常晶片区域并进行测试。
与现有技术相比，本发明根据预先设定的非正常晶片映射图对待测晶圆进行测试，从而可以在测试时直接跳过待测晶圆中的非正常晶片，以减少晶圆的测试时间，从而降低芯片的成本。
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:图1为本发明的晶圆测试方法在一个实施例中的流程示意图；图2为本发明在一个实施例中的晶圆的布局示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式
对本发明作进一步详细的说明。此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。晶圆测试的目的是将晶圆上功能不正确的晶片(Die)筛除，该功能不正确的晶片也可以称之为坏晶片、坏片或非正常晶片。现有技术中，在晶圆测试时，晶圆上的每颗晶片都被自动测试设备测试，不合格晶片被标上墨点，封装时不对这些坏片封装，如果对坏片进行封装，则增加了封装成本。晶圆的测试时间可分为走片时间和性能测试时间。其中，走片时间是指测试完一颗晶片后，将接触晶片上测试点的探针挪动到下一个被测试晶片所用的时间；性能测试时间为晶片的各种性能、参数的测试时间。由于同一种晶圆产品大多都是在相同或者相似的工作环境和制造设备中生产出来的，且同一种晶圆中坏片在晶圆中的位置(或称为区域)相似度较高，因此，本发明可以预先为同一种晶圆设定非正常晶片映射图，根据该非正常晶片映射图对待测晶圆进行测试，在测试时直接跳过在待测晶圆中映射出的非正常晶片，以减小晶圆的测试时间，从而降低芯片的成本。请参考图1所示，其为本发明的晶圆测试方法在一个实施例中的流程示意图。所述晶圆测试方法100包括如下步骤:步骤110，为晶圆设定非正常晶片映射图，其中该非正常晶映射图包括有晶圆上的非正常晶片区域；步骤120，根据所述非正常晶片映射图对待测晶圆上的各个正常晶片区域进行测试而跳过对非正常晶片区域的测试。这样可以省略非正常晶片区域的测试，节省非正常晶片映射图中非正常晶片区域的走片时间和性能测试时间。首先介绍步骤110的具体执行过程。请参考图2所示,其为本发明在一个实施例中的晶圆的布局示意图。所述晶圆包括复数个晶片区域(晶片所在的区域，每个晶片区域内设置有一个晶片)210、复数个测试器件区域(测试器件所在的区域，每个测试器件区域内设置有多个测试器件)220和间隔于每两个区域之间的划片槽230，其中每个测试器件区域230占用M个等效晶片面积，M为大于等于I的自然数。所述测试器件用于监测晶圆制造情况，一般会将芯片(或者晶片)设计中所用到的所有的各种器件都分别设计测试器件，并放置在如图2中所示的测器器件区域220 中。在如图2所示的实施例中，所述晶片区域210排布成多个平行的行和多个平行的列，形成一个晶片阵列。每个测试器件区域220位于晶片阵列中，并对应一行或多行，一列或多列晶片区域。每个测试器件区域220的周边都是晶片区域210。由于测试器件区域220间隔设置于所述晶片区域210中，在未标出测试器件区域220具体位置的情况下，需要对晶圆中的各个器件(比如，晶片和测试器件)都进行性能检测，并会将测试器件视为功能异常的晶片(即非正常晶片)，作为坏片进行处理。由于同一晶圆产品中，测试器件区域220在晶圆上的相对位置是相同的，因此，在一个实施例中，可以将测试器件区域设定为非正常晶片区域，并记录在非正常晶片映射图中。这样，在对待测晶圆进行测试时，根据所述非正常晶片映射图，就直接可以跳过待测晶圆中的测试器件区域，从而节省了晶圆的测试时间。由于在现有技术中，所述测试器件也可以放置于划片槽中，此时，所述非正常晶片映射图不需要将划片槽区域设定为非正常晶片区域，因为在现有的测试中也不需要测试划片槽区域。此外，图2所示的晶圆中的晶片分为晶圆内部的晶片和分布在晶圆周边的晶片(在晶片中增加X形符号表示)。晶圆周边的晶片，由于其图形不完整，坏片可能性很大，另外即使其图形完整，但由于位于晶圆周边，晶圆制造时控制难免较差，如掺杂浓度或图形刻蚀或淀积材料时与正确晶片制造要求有差异，所以其为坏片可能性较高。为了节省晶圆测试时间，在一个实施例中，可以将分布在晶圆周边的晶片区域设定为所述非正常晶片映射图中的非正常晶片区域。这样，在晶圆测试时，根据所述非正常晶片映射图，就直接可以跳过分布在晶圆周边的非正常晶片区域中的晶片，从而节省了晶圆测试时间。由于将分布在晶圆周边的晶片区域全部设定为所述非正常晶片映射图中的非正常晶片区域，可能浪费晶圆周边的晶片区域中的正常功能晶片，因此，为了使所述非正常晶片映射图中的非正常晶片区域的设置更为合理，可以对多个同一种晶圆的所有晶片都逐一进行测试，将坏片几率高于预定值(比如70%)的晶片区域设定为非正常晶片区域。以下参照图2对步骤120进行具体介绍。在一个实施例中，对待测晶圆上的一个正常晶片区域进行测试；判定下一个晶片区域是否属于非正常晶片区域，如果是，则重复此步骤，如果否，则在对上一个正常晶片区域测试完成后将测试探针移动至下一个正常晶片区域并进行测试。综上所述，在本发明中，为每个晶圆产品都产生非正常晶片映射图，在对该晶圆产品进行测试时，可以直接跳过非正常晶片区域，这样就节省了这些非正常晶片区域的走片时间和性能测试时间，从而降低芯片的成本。本文中正常晶片区域和非正常晶片是一个相对的概念，通常的，不属于非正常晶片的晶片或晶片区域就是正常晶片区域。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式
所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式
。
权利要求
1.一种晶圆测试方法，其特征在于，其包括: 为晶圆设定非正常晶片映射图，其中该非正常晶片映射图包括有晶圆上的非正常晶片区域；和 根据所述非正常晶片映射图对待测晶圆上的各个正常晶片区域进行测试而跳过对非正常晶片区域的测试。
2.根据权利要求1所述的晶圆测试方法，其特征在于，所述非正常晶片区域包括测试器件区域和/或分布在晶圆周边的晶片区域。
3.根据权利要求1所述的晶圆测试方法，其特征在于，所述为晶圆设定非正常晶片映射图包括: 对多个晶圆进行测试，将坏片几率高于预定值的晶片区域设定为非正常晶片区域；和/或 将晶圆中的测试器件区域设定为非正常晶片区域。
4.根据权利要求1所述的晶圆测试方法，其特征在于，所述根据所述非正常晶片映射图对待测晶圆上的各个正常晶片区域进行测试而跳过非正常晶片区域包括: 对待测晶圆上的一个正常晶片区域进行测试； 判定下一个晶片区域是否属于非正常晶片区域，如果是，则重复此步骤，如果否，在对上一个正常晶片区域测试完成后将测试探针移动至下一个正常晶片区域并进行测试。
全文摘要
本发明提供一种晶圆测试方法，其包括:为晶圆设定非正常晶片映射图，其中该非正常晶片映射图包括有晶圆上的非正常晶片区域；和根据所述非正常晶片映射图对待测晶圆上的各个正常晶片区域进行测试而跳过对非正常晶片区域的测试。与现有技术相比，本发明为每个晶圆产品都产生非正常晶片映射图，在对该晶圆产品进行测试时，可以直接跳过非正常晶片区域，这样就节省了这些非正常晶片区域的走片时间和性能测试时间，从而降低芯片的成本。
文档编号G01R31/26GK103163442SQ20131009389
公开日2013年6月19日 申请日期2013年3月22日 优先权日2013年3月22日
发明者王钊, 田文博, 尹航 申请人:无锡中星微电子有限公司