芯片的制作方法
【专利摘要】本实用新型涉及一种芯片，包括固化存储电路、切换逻辑电路、以及芯片逻辑电路，所述固化存储电路连接所述切换逻辑电路，所述切换逻辑电路连接所述芯片逻辑电路，所述固化存储电路内存储有固化测试向量，所述固化测试向量匹配于所述芯片逻辑电路。采用在芯片的逻辑电路上一起集成固化存储电路和切换逻辑电路，节省了传统测试方法中的外围板，节省了向量存储单元，节约成本，缩短测试时间，而且可以使得测试环境小型化。将固化存储电路和切换逻辑电路与芯片逻辑电路集成于芯片中，实现直接传送测试向量电信号至芯片逻辑电路中进行芯片测试，传送速度远高于传统方法中通过芯片管脚进入芯片逻辑电路。
【专利说明】芯片
【技术领域】
[0001] 本实用新型涉及芯片处理器领域，尤指一种芯片。
【背景技术】
[0002] 芯片总是按照设计时的功能和技术参数来设计的，设计制造出来的芯片，总要测 试其性能是否达到设计时的技术参数，比如电流、电压、阻值、时序，周期等测试向量。但 芯片这类数字电路测试起来却非常困难，因芯片中包括有成千上万个逻辑门组成的逻辑电 路，以往简单的功能测试已经不能满足芯片的测试需要，现有的芯片测试方法，如图1所 示，对芯片搭建外围电路，将外围板产生的测试向量电信号通过芯片的管脚输入芯片，达到 测试芯片的目的，但这样的做法存在如下缺陷：
[0003] -、需要外围板生成测试向量电信号，外围板增加开发任务，加长芯片开发时间；
[0004] 二、测试向量电信号通过芯片管脚速度受到很大的限制，导致测试向量电信号输 入待测芯片的时间大大超出芯片内部信号速度十倍以上数量级；
[0005] 三、有外围板的存在，且还需要设置向量存储单元向外围板灌输测试向量，使得其 无法实现测试环境小型化。 实用新型内容
[0006] 本实用新型的目的在于克服现有技术的缺陷，提供一种芯片，解决现有芯片测试 方法中存在的加长开发时间、管脚速度限制造成的测试向量电信号输入时间过长、以及无 法实现测试环境小型化的问题。
[0007] 实现上述目的的技术方案是：
[0008] 本实用新型一种芯片，包括
[0009] 芯片逻辑电路；
[0010] 固化存储电路，存储有固化测试向量，所述固化测试向量匹配于所述芯片逻辑电 路；
[0011] 以供将所述固化测试向量传送至所述芯片逻辑电路进行测试的切换逻辑电路，所 述切换逻辑电路连接所述芯片逻辑电路和所述固化存储电路。
[0012] 采用在芯片逻辑电路上一起集成固化存储电路和切换逻辑电路，节省了传统测试 方法中的外围板，节省了向量存储单元，节约成本，缩短测试时间，而且可以使得测试环境 小型化。将固化存储电路和切换逻辑电路与芯片逻辑电路集成于芯片中，实现直接传送测 试向量电信号至芯片逻辑电路中进行芯片测试，传送速度远高于传统方法中通过芯片管脚 进入芯片逻辑电路。
[0013] 本实用新型芯片的进一步改进在于，还包括连接于所述切换逻辑电路和所述固化 存储电路之间的芯片跳线管脚，通过所述芯片跳线管脚控制所述固化存储电路与所述切换 逻辑电路之间的通断。
[0014] 本实用新型芯片的进一步改进在于，所述芯片还包括设于所述芯片外围的跳线控 制电路，所述跳线控制电路控制连接所述芯片跳线管脚。
[0015] 本实用新型芯片的进一步改进在于，所述跳线控制电路设有高电平端子和低电平 端子，所述芯片跳线管脚通过一切换开关连接所述高电平端子和所述低电平端子。
[0016] 本实用新型芯片的进一步改进在于，所述切换开关控制所述芯片跳线管脚连接所 述高电平端子，所述述切换逻辑电路和所述固化存储电路之间导通连接，所述切换开关控 制所述芯片跳线管脚连接所述低电平端子，所述切换逻辑电路和所述固化存储电路之间断 开连接。
【专利附图】
【附图说明】
[0017] 图1为现有技术中芯片的测试方法的结构示意图；
[0018] 图2为本实用新型芯片的内部电路结构示意图；
[0019] 图3为本实用新型芯片中切换逻辑电路的电路图。
【具体实施方式】
[0020] 下面结合附图和具体实施例对本实用新型作进一步说明。
[0021] 参阅图2,显示了本实用新型芯片的内部电路结构示意图。本实用新型芯片设置有 固化存储电路、切换逻辑电路以及芯片逻辑电路，相比现有的芯片电路结构中增加了固化 存储电路和切换逻辑电路结构，通过固化存储电路存储适配于芯片逻辑电路的测试向量， 再由切换逻辑电路读取测试向量，进而将测试向量传送至芯片逻辑电路，对芯片逻辑电路 进行测试。采用增加固化存储电路和切换逻辑电路对芯片逻辑电路进行测试，可以减少现 有的外围板的开发，节约芯片开发时间，在芯片上设置跳线，控制测试向量的传输，无需设 计复杂的向量生成外围板；测试向量电信号在芯片电路的内部存储并传送，传送速度高于 通过芯片管脚传送时的十倍以上；在芯片的外围仅设有跳线，无需设置外围板，极大压缩外 围板的体积，可以充分利用测试空间。下面结合附图对本实用新型芯片进行说明。
[0022] 参阅图2,显示了本实用新型芯片的内部电路结构示意图，下面结合图2,对本实 用新型芯片进行说明。
[0023] 如图2所示，本实用新型芯片10包括固化存储电路101、切换逻辑电路102、芯片 逻辑电路103、芯片跳线管脚104、以及功能模式输入电路105。固化存储电路101内存储有 固化测试向量，该固化测试向量匹配于芯片逻辑电路103,用于对芯片逻辑电路103进行测 试，主要对芯片逻辑电路103中的成千上万门电路进行逻辑功能测试。该固化测试向量通 过芯片逻辑电路103生成，制作固化存储电路101时，将生成的固化测试向量存储于固化存 储电路101内，通过切换逻辑电路102连接固化存储电路101和芯片逻辑电路103,将固化 存储电路101内的固化测试向量输送至芯片逻辑电路103内，对芯片的逻辑功能进行测试。
[0024] 芯片跳线管脚104设于芯片10与外界交界处，可由芯片外部的跳线控制电路106 控制其高电平或低电平。芯片跳线管脚104通过切换逻辑电路102,控制切换芯片逻辑电 路102和固化存储电路101之间的通断，及控制切换芯片逻辑电路102和功能模式输入电 路105之间的通断。当切换逻辑电路102连通固化存储电路101时，芯片10切换为测试模 式，切换逻辑电路102将固化存储电路101内的固化测试向量电信号，传送至芯片逻辑电路 103,对芯片逻辑电路103进行测试。当切换逻辑电路102连通功能模式输入电路105时， 芯片10切换为功能模式，切换逻辑电路102将功能模式输入电信号，传送至芯片逻辑电路 103,对芯片逻辑电路103工作在功能模式。
[0025] 本实用新型芯片还包括跳线控制电路106,该跳线控制电路106连接芯片跳线管 脚104,该跳线控制电路106设有高电平端子和低电平端子，跳线控制电路106通过连接高 电平端子和低电平端子，控制芯片跳线管脚104连通高电平端子还是低电平端子。
[0026] 举例说明，比如，跳线控制电路106控制芯片跳线管脚104连接高电平端子，使得 芯片跳线管脚104处于高电平，切换逻辑电路102和固化存储电路101之间导通连接，切换 逻辑电路102将固化存储电路101内的固化测试向量电信号，传送给芯片逻辑电路103进 行测试；跳线控制电路106控制芯片跳线管脚104连接低电平端子，使得芯片跳线管脚104 处于低电平，切换逻辑电路102和固化存储电路101之间断开连接，功能模式输入电路105 与切换逻辑电路102之间连通，切换逻辑电路102使得芯片逻辑电路103处于功能模式。
[0027] 参阅图3,显示了切换逻辑电路102的可实现电路的一种方案。如图 3所示，其中S为选择端，A和B分别为输入，Y是输出。其Y的布尔表达式是： Y= U&A) + (S&B)。当 S 为低电平，即 0 时，Y= (MA) + (O&B) =(1&A) + (O&B) =A+0=A, 即Y等于A，电路断开B于Y之间连接，而将Y切换到A。当S为高电平，即1时， Y= (T&A) + (l&B) = (O&A) + (l&B) =0+B=B,即Y等于B，电路断开A于Y之间连接，而 将Y切换到B。在本实施例中，可将A和B端对应连接固化存储电路101和功能模式输入电 路105, Y端连接芯片逻辑电路103, S选择端连接芯片跳线管脚104,就实现了带有自测功 能的芯片，该芯片正常工作时，连通功能模式输入电路和芯片逻辑电路，测试时，连通固化 存储电路和芯片逻辑电路，上述连通的选择通过切换逻辑电路和芯片跳线管脚来实现。
[0028] 本实用新型芯片的有益效果为：
[0029] 采用集成在一起的固化存储电路、切换逻辑电路、以及芯片逻辑电路，实现对芯片 逻辑电路传送固化测试向量电信号，极大减小外围板开发，对芯片设置跳线即可控制芯片 逻辑电路的测试，节省了芯片开发时间；
[0030] 固化测试向量电信号在芯片内部电路之间传送，传送速度远高于通过芯片管脚进 入芯片逻辑电路，速度高十倍以上；
[0031] 芯片的外围仅有跳线，结构和功能简单，可以极大压缩外围体积，使得芯片可以充 分利用测试空间；
[0032] 本实用新型芯片具有节省了外围板、向量存储单元，节约成本，缩短测试时间等优 点。
[0033] 以上结合附图实施例对本实用新型进行了详细说明，本领域中普通技术人员可根 据上述说明对本实用新型做出种种变化例。因而，实施例中的某些细节不应构成对本实用 新型的限定，本实用新型将以所附权利要求书界定的范围作为本实用新型的保护范围。
【权利要求】
1. 一种芯片，其特征在于，包括： 芯片逻辑电路； 固化存储电路，存储有固化测试向量，所述固化测试向量匹配于所述芯片逻辑电路； 以供将所述固化测试向量传送至所述芯片逻辑电路进行测试的切换逻辑电路，所述切 换逻辑电路连接所述芯片逻辑电路和所述固化存储电路；以及 连接于所述切换逻辑电路和所述固化存储电路之间的芯片跳线管脚，通过所述芯片跳 线管脚控制所述固化存储电路与所述切换逻辑电路之间的通断。
2. 如权利要求1所述的芯片，其特征在于，所述芯片还包括设于所述芯片外围的跳线 控制电路，所述跳线控制电路控制连接所述芯片跳线管脚。
3. 如权利要求2所述的芯片，其特征在于，所述跳线控制电路设有高电平端子和低电 平端子，所述芯片跳线管脚通过一切换开关连接所述高电平端子和所述低电平端子。
4. 如权利要求3所述的芯片，其特征在于，所述切换开关控制所述芯片跳线管脚连接 所述高电平端子，所述切换逻辑电路和所述固化存储电路之间导通连接；所述切换开关控 制所述芯片跳线管脚连接所述低电平端子，所述切换逻辑电路和所述固化存储电路之间断 开连接。
【文档编号】G01R31/3181GK204142916SQ201420587779
【公开日】2015年2月4日 申请日期:2014年10月11日 优先权日:2014年10月11日
【发明者】李长征 申请人:上海华力创通半导体有限公司