芯片的制作方法

芯片的制作方法
【专利摘要】本实用新型提供了一种芯片。该芯片包括：偏移补偿电路，其用以调整所述差分时钟中的偏移，其中，基于所述差分时钟中的偏移对所述偏移补偿电路进行数字化控制；差分放大器，其用于从所述偏移补偿电路接收所调节的差分时钟；以及复用器，其耦合到所述差分放大器以接收从所述差分放大器输出的主时钟信号。
【专利说明】芯片
[0001]本申请是申请号为201220748843.6、申请日为2012年12月31日、发明名称为“转发时钟抖动减少”的中国实用新型专利申请的分案申请。

【技术领域】
[0002]概括地说，本发明涉及I/O通信链路，具体地说，本发明涉及时钟占空比控制。

【背景技术】
[0003]图1示出了传统转发时钟链路的一个方向。其包括N个差分数据信道106，连同一个差分时钟信道107，用以从第一代理(代理A)向第二代理(代理B)发送信息。(应注意的是，代理可以是芯片或芯片的一部分。因此，信道可以与两个芯片或芯片或芯片封装中的功能块互相连接)。
[0004]每个数据信道具有数据发射机104，用以向信道另一端处的相关联的接收机108发送数据。类似地，时钟信道107具有时钟发射机110，用以向时钟接收机112发送时钟(所谓的转发时钟)。图3示出了典型的差分时钟信号，该差分时钟信号可以位于诸如GHz或数GHz的范围内的高频率。在这种频率处，很难获得具有接近平阶(flat step)特性的理想时钟(如果并非不可能的)。而是，如图中所描绘的，时钟可能具有相对宽的上升和下降斜率，或者甚至更有可能的是，在这种频率处，时钟可能具有正弦曲线特性，这还会造成非瞬时的高到低或低到高转换。
[0005]图2示出了在时钟接收机112中使用的传统时钟放大器电路。该电路包括终端电阻(RT)、ESD (静电放电)元件202、耦合电容器(CC)、差分放大器204 (其实际上可以包括一系列级联放大器、由电阻Rl和R2以及电容器Cl构成的低通滤波器、以及偏移消除放大器206)。放大器204将输入的时钟信号放大，输入的时钟信号可以被大幅度地衰减(例如，当到达放大器204时，IV信号可以被衰减到10mV)。典型的信道路径的另一个问题是其趋于表现得像低通滤波器，过滤出较高频率分量。偏移消除放大器206运行以将DC偏移从时钟中移除，以便减少占空比抖动。如图3中所示和通过本申请所了解的，通常在两个差分信号线路中是不对称的偏移造成占空比抖动，即，偏斜高于或低于期望的占空比目标(诸如50%的占空比)。
[0006]不幸的是，利用这种模拟占空比校正方式，可能难以利用新的处理获得良好性能，例如，很难可靠地达到较高的增益。此外，放大器206校正来自放大器204的偏移，但是无法校正偏移校正放大器206其自身中的偏移。因此，期望新的方法。
实用新型内容
[0007]根据本公开内容的实施例的一方面，提供了一种芯片，包括:偏移补偿电路，其用以调整所述差分时钟中的偏移，其中，基于所述差分时钟中的偏移对所述偏移补偿电路进行数字化控制；差分放大器，其用于从所述偏移补偿电路接收所调节的差分时钟；以及复用器，其耦合到所述差分放大器以接收从所述差分放大器输出的主时钟信号。
[0008]在一个实施例中，所述差分时钟是来自另一个芯片的转发时钟。
[0009]在一个实施例中，所述偏移补偿电路被放置在所述放大器和电触点之间，用于从所述芯片接收所述时钟。
[0010]在一个实施例中，所述偏移补偿电路是活动滤波器电路的一部分。
[0011]在一个实施例中，所述活动滤波器电路实现连续时间线性均衡器电路。
[0012]该芯片包括:可变偏移比较器，其用于接收所述差分时钟的经低通滤波的版本，以生成代表所述时钟的占空比是高于还是低于阈值的数字值；以及控制电路，其耦合在所述可变偏移比较器和所述偏移补偿电路之间用以控制输出时钟占空比。
[0013]在一个实施例中，所述占空比阈值是50 %。
[0014]在一个实施例中，该芯片包括:开关，其用于接收要用作所述差分时钟的失效备援时钟。
[0015]根据本公开内容的实施例的另一方面，提供了一种芯片，包括:差分放大器，其具有用以接收差分时钟的输入端和用以提供经占空比调整的时钟的输出端；偏移调整电路，其耦合在所述输入端和所述输出端之间，所述偏移调整电路包括具有自偏移校正的可变偏移比较器(VOC)、具有耦合到所述差分放大器的所述输入端的输出端的差分偏移补偿(DOC)电路、以及耦合在所述VOC和DOC之间用以控制输出时钟占空比的控制电路；以及复用器，其耦合到所述差分放大器以接收从所述差分放大器输出的主时钟信号。
[0016]在一个实施例中，所述差分时钟是来自另一个芯片的转发时钟。
[0017]在一个实施例中，所述偏移补偿电路被放置在所述放大器和电触点之间用于从所述芯片接收所述时钟。
[0018]在一个实施例中，所述偏移补偿电路是活动滤波器电路的一部分。
[0019]在一个实施例中，所述活动滤波器电路实现连续时间线性均衡器电路。
[0020]在一个实施例中，所述VOC被用以接收所述差分时钟的经低通滤波的版本，以生成代表所述时钟的占空比是高于还是低于阈值的数字值。
[0021 ] 在一个实施例中，所述占空比阈值是50 %。
[0022]在一个实施例中，该芯片包括:开关，其用于接收要用作所述差分时钟的失效备援时钟。

【专利附图】

【附图说明】
[0023]在所附的附图中通过举例而非限制性的方式示出了本发明的实施例，在附图中，相同的附图标记指代相似的元件。
[0024]图1是示出传统的转发时钟链路的一个方向的示意图。
[0025]图2是示出在诸如图1中的时钟接收机中使用的传统时钟放大器电路的示意图。
[0026]图3是示出差分时钟信号以说明信号中的偏移的效果的图。
[0027]图4示出了根据一些实施例，具有数字偏移补偿特征的时钟放大器电路的实施例。
[0028]图5示出了根据一些实施例，具有偏移补偿的连续时间线性均衡器电路的图。
[0029]图6是示出根据一些实施例，根据4个不同范围上的数字控制值的时钟信号占空比的开环响应的图。
[0030]图7是示出根据一些实施例，可以用于在时钟失效备援模式中生成时时钟的数据通道(信道)接收机的图。

【具体实施方式】
[0031]在一些实施例中，提供了用于在时钟接收机中控制占空比的技术。例如，在一个实施例中，为转发差分时钟的时钟接收机提供用于在差分路径中控制(例如，最小化)偏移的数字偏移补偿环路以便控制差分时钟信号的占空比。
[0032]图4示出根据一些实施例，具有数字偏移校正方式的新的时钟放大器电路的实施例。该时钟放大器电路包括DOC (数字偏移补偿)电路412，用以从AC耦合电容器(CC)接收差分时钟信号。DOC 412具有数字化可调整的偏移补偿特征，以调整差分信号路径中的DC偏移。从此处，将差分时钟提供给差分放大器204，差分放大器204实际上可以包括一个或多个不同的放大器级，其中包括时钟放大器，用以将时钟转换为可接受的(例如，CMOS水平)信号。在这个实施例中，放大器204向复用器414的输入端提供时钟(主时钟信号)。该复用器(如下面将要进一步解决的)可以二者择一地通过失效备援Clk或本地Tx Clk信号，它们可以在主时钟不可用时使用。复用器输出端处的时钟信号被提供给下游时钟分发电路，如通常所知的，例如，包括一个或多个DLL(延迟锁定环路)电路。
[0033]通过(由R1、R2和Cl构成的)低通滤波器将输出时钟(Clko/Clko#)反馈给可变偏移比较器(V0C)416。关闭反馈路径环路，过采样的控制电路410耦合在VOC 416和CTLE412之间。控制电路410与VOC 416协作控制CTLE 412的偏移补偿特征，以调整主时钟信号的偏移，以便在输出端处获得期望的时钟占空比。
[0034]DOC 412提供(例如，具有高灵敏度的)放大器前端，以及数字化地校正(或调整)主时钟路径中的偏移，并且因此，调整输入时钟信号的占空比的能力。在一些实施例中，还可以包含高通滤波器功能，从而对有损信道的固有低通特性进行补偿(或至少尝试进行补偿)。例如，这可以用CTLE(连续时间线性均衡器)电路实现。
[0035]另外参考图5，示出了示例性CTLE/偏移补偿电路。在这个简化的示例中，CTLE包括具有偏移补偿电路502的传统高通差分放大器。偏移补偿电路502可以包括例如电流导引DAC，其用于向差分路径(Out，Out#)注入电流/从差分路径(Out，Out#)吸收电流，以调整该路径的DC偏移，并从而调整图4的时钟放大器中的差分时钟的偏移。偏移调整的量和方向是由从控制电路410提供给偏移补偿电路502的数字校正码(DCC)字指示的。例如，在一个实施例中，DCC是可以在多个(例如，4)灵敏度范围上控制偏移校正值的7比特码字。(例如，2个最高有效位可以定义4个调整范围)。当然，可以以任何适当的方式实现由DCC值控制偏移的特定方式，诸如通过对电流源强度的调整或通过启用/禁用(例如，在DAC中使用的)驱动器。图6示出了在4个不同范围上(或4个不同的灵敏度设置)，根据DCC值(X轴)的主路径占空比值(Y轴)的开环响应。
[0036]返回图4，可以利用任何适当的比较器实现VOC 416。理想地，将利用具有移除其固有偏移并且因此不会向主时钟环路引入另外的、有问题的偏移误差的能力的比较器来实现。VOC 416将差分输出时钟的经低通滤波(整合)的版本与阈值进行比较，以指示该时钟的占空比是否低于或高于占空比目标(例如，50%占空比)。因此，如果时钟占空比徘徊在阈值(例如，50%占空比)附近，则VOC的输出将在其高输出值和低输出值(例如，‘I和‘0)之间摇摆，但是如果时钟占空比充分地高于或低于阈值，则VOC将根据占空比误差的方向输出相对连续的合逻辑的输出(‘I或‘O)。在一些实施例中，VOC和DOC可以使用相同的或相似的偏移校正方法，例如具有耦合至其输出路径的可调整电流导引DAC的差分放大器。它们都可以用于偏移校正，而DOC还用它来调整占空比。
[0037]控制电路410可以实现为有限状态机(FSM)或利用任何其它适当的逻辑方法。其本质上可以运行为过采样低通数字滤波器。实际上，在一些实施例中，其包括可以根据来自VOC 416的数字输出(‘I或‘0)递增或递减的计数器。可以利用与主时钟本身的频率相比相对较慢的时钟来作为控制电路410的时钟。例如，主时钟可以是大约9GHz，而DCC电路410的时钟可以在数十或数百MHz范围内。如果可用的话，其可以包括另外的逻辑来实现不同的灵敏度范围。当然，这可以像来自DCC码字中用于控制DOC 412中的偏移补偿电路的过程(course)电路组件的接合的有效位中的一个或多个有效位那样简单。
[0038]在一些实施例中，DOC从最小到最大4具有个“强度”范围。设置越强，可以进行调整的占空比的范围越大。设置越小，可以进行调整的占空比范围越小，但是强度设置越小，在每个设置之间的粒度越精细。在一些实施方式中，在初始化期间，控制电路可以开始使用最小强度设置，并且如果其能够使占空比固定在该设置中而具有充足的余量，则其便停留在该设置。否则，控制电路跳跃并尝试使用下一个较大的强度范围进行收敛，以此类推。
[0039]控制逻辑410可以是大体上自治的，或者其可以由单独的控制器控制，例如用于实现一个或多个不同模式。无论处于何种目的，利用CTLE的偏移补偿特征，控制逻辑410可以用于通过将其占空比调整到几乎任何期望的值来塑造主时钟的形状。如在下面的部分中所解决的，其还可以提供时钟失效备援DCC信号，用于控制偏移补偿或当其用于替代转发时钟接收机生成主时钟时控制数据接收机中的CTLE电路。
[0040]图7示出了可以用于在时钟失效备援模式中生成主时钟的数据通道(信道)接收机。例如，在一些失效备援模式中，当转发时钟无论任何原因不可用时，该系统可以将其自身重新配置成转而在数据通道中的一个上发送时钟以便维持操作性。
[0041]图7的数据接收机具有与时钟接收机类似的前端，除了作为其主要功能为接收数据的接收机之外，其还具有可切换地可接合的DC耦合能力，用于将从ESD元件接收的差分数据信号提供给其CTLE 712。然而，在所描述的实施例中，其还包括耦合电容(CC)，当用于失效备援模式中的时钟时，CC可以被切换替代DC耦合线路。
[0042]数据接收机电路通常包括CTLE，正如此处CTLE 712的情况。从此处，针对于数据接收机功能，该接收机具有采样/保持电路713、714和VOC 717、718，用于提供双泵的、180度异相位数据信号数据270和数据90。然而，针对于时钟失效备援功能，接收机电路还包括在CTLE 712之后从差分路径分接出的时钟放大器716。将时钟放大器的输出提供回时钟接收机电路(图4)，使得可以利用如上所讨论的经补偿的占空比来对时钟接收机电路进行控制。在所描述的实施例中，时钟放大器输出被提供给复用器414的失效备援Clk输入端。与此同时，来自控制逻辑410 (图4)的失效备援DCC信号耦合到CTLE 712，以针对时钟失效备援模式闭合占空比控制环路。
[0043]因此，利用这种实施方式，DCC码字被发送到数据通道CTLE中，用于恰好在来源处(靠近失效备援时钟填充)进行占空比校正，以减少任何抖动放大下行流。另外，在所描述的实施例中，时钟可以在被发送给复用器414之前由Clk放大器716恢复成“全轨的(full-rail)，，。
[0044](注意，在这个实施例中，CTLE712具有偏移补偿特征，使得控制逻辑410能够控制其偏移，并且因此控制其占空比。应该了解的是，在其它实施例中，偏移控制可以在不同的时钟或电路中实现。沿着该思路，在一些实施例中，甚至可以不使用CTLE，例如可以采用不同类型的滤波器或者根本不采用滤波器。)
[0045]在前面的描述中，已经给出了大量具体细节。但是，应该理解的是，本发明的实施例可以不用这些具体细节来实践。在其它实例中，没有具体示出公知的电路、结构和技术以避免模糊对说明书的理解。出于这种考虑，“一个实施例”、“实施例”、“示例性实施例”、“各种实施例”等引用术语指示这样描述的本发明的实施例可以包括特定属性、结构、特征，但是并不是每个实施例都需要包括这些特定属性、结构或特征。此外，一些实施例可以有针对其它实施例描述的一些或全部属性或没有属性。
[0046]在前面的描述和下面的权利要求中，下面的术语应该如下解释:可以使用术语“耦合的”和“连接的”以及它们的衍生物。应该理解的是，这些术语相互并不表示同义。而是，在特定实施例中，“连接的”用于指示两个或多个元件相互处于直接的物理或电的联系中。“耦合的”用于指示两个或多个元件相互协作或交互，但是他们可以处于直接物理或电的联系中，也可以不联系。
[0047]术语“PMOS晶体管”指的是P沟道金属氧化物场效应晶体管。同理，“NM0S晶体管”指的是N沟道金属氧化物场效应晶体管。应该了解的是，无论何时使用术语:“M0S晶体管”、“NM0S晶体管”或“PMOS晶体管”，除非明确指明或由它们的使用特性指明，否则它们以示例性的方式使用。它们包含MOS设备的不同变形，包括具有不同VT、材料类型、绝缘层、门配置的设备，这里只提到了一些。此外，除非具体引用MOS或其它，否则术语晶体管可以包括其它适当的晶体管类型，例如，结型场效应晶体管、双极结型晶体管、金属半导体FET和各种类型的三维晶体管、MOS等等现在已知或还未开发出来的晶体管。
[0048]本发明并不仅限于所描述的实施例，而是可以用所附权利要求的精神和范围内的修改和变化来实践。例如，应该了解的是，本发明适合于使用所有类型的半导体集成电路(“1C”)芯片。这些IC芯片的示例包括但并不仅限于处理器、控制器、芯片集合组件、可编程逻辑阵列(PLA)、存储器芯片、网络芯片等等。
[0049]应该了解的是，在一些附图中，信号传导线路是用线来代表的。有些可能粗一些用于指示更多的组成信号路径，其具有多个标签用于指示多个组成信号路径，和/或在一个或多个端点处具有箭头用于指示主要信息流方向。但是，这不应该以限制性的方式来解释。而是，这些添加的细节可以结合一个或多个实施例一起使用以便于更容易地理解电路。任何代表性的信号线路，无论是否有额外的信息，可以实际上包括可以在多个方向上传播的一个或多个信号并且可以用任何适当类型的信号方案来实现，例如用差分对、光纤和/或支持信号的线路实现的数字或模拟线路。
[0050]应该了解的是，示例性尺寸/模型/值/范围已经给出，但是本发明并不仅限于这些相同的值。随着制造技术(例如，光蚀刻技术)日益成熟，可以预期能够制造尺寸更小的设备。另外，为了简化解释说明和讨论也为了不使本发明变得模糊，附图中可能没有示出公知的到IC芯片和其它组件的接电/接地连接。此外，为了避免使本发明变得模糊以方框图的形式示出了排列，并且还要考虑到关于这些方框图的排列的具体实现高度依赖于本发明实现的平台，即，这些具体细节应该在本领域的技术人员的掌握范围内。为了描述本发明的示例性实施例提出了具体细节(例如，电路)，对于本领域的技术人员显而易见的是，本发明可以不用这些具体细节或用它们的变形来实现。因此可以将本说明书看作示例性的而非限制性的。
【权利要求】
1.一种芯片，包括: 偏移补偿电路，其用以调整差分时钟中的偏移，其中，基于所述差分时钟中的偏移对所述偏移补偿电路进行数字化控制； 差分放大器，其用于从所述偏移补偿电路接收所调节的差分时钟；以及 复用器，其耦合到所述差分放大器以接收从所述差分放大器输出的主时钟信号。
2.如权利要求1所述的芯片，其中，所述差分时钟是来自另一个芯片的转发时钟。
3.如权利要求1所述的芯片，其中，所述偏移补偿电路被放置在所述放大器和电触点之间，用于从所述芯片接收所述时钟。
4.如权利要求1所述的芯片，其中，所述偏移补偿电路是活动滤波器电路的一部分。
5.如权利要求4所述的芯片，其中，所述活动滤波器电路实现连续时间线性均衡器电路。
6.如权利要求1所述的芯片，包括: 可变偏移比较器，其用于接收所述差分时钟的经低通滤波的版本，以生成代表所述时钟的占空比是高于还是低于阈值的数字值；以及 控制电路，其耦合在所述可变偏移比较器和所述偏移补偿电路之间用以控制输出时钟占空比。
7.如权利要求6所述的芯片，其中，所述占空比阈值是50%。
8.如权利要求1所述的芯片，包括: 开关，其用于接收要用作所述差分时钟的失效备援时钟。
9.一种芯片,包括: 差分放大器，其具有用以接收差分时钟的输入端和用以提供经占空比调整的时钟的输出端； 偏移调整电路，其耦合在所述输入端和所述输出端之间，所述偏移调整电路包括具有自偏移校正的可变偏移比较器(VOC)、具有耦合到所述差分放大器的所述输入端的输出端的差分偏移补偿(DOC)电路、以及耦合在所述VOC和DOC之间用以控制输出时钟占空比的控制电路；以及 复用器，其耦合到所述差分放大器以接收从所述差分放大器输出的主时钟信号。
10.如权利要求9所述的芯片，其中，所述差分时钟是来自另一个芯片的转发时钟。
11.如权利要求9所述的芯片，其中，所述偏移补偿电路被放置在所述放大器和电触点之间用于从所述芯片接收所述时钟。
12.如权利要求9所述的芯片，其中，所述偏移补偿电路是活动滤波器电路的一部分。
13.如权利要求12所述的芯片，其中，所述活动滤波器电路实现连续时间线性均衡器电路。
14.如权利要求9所述的芯片，其中，所述VOC被用以接收所述差分时钟的经低通滤波的版本，以生成代表所述时钟的占空比是高于还是低于阈值的数字值。
15.如权利要求14所述的芯片，其中，所述占空比阈值是50%。
16.如权利要求9所述的芯片，包括: 开关，其用于接收要用作所述差分时钟的失效备援时钟。
【文档编号】H03F3/45GK204131471SQ201320689606
【公开日】2015年1月28日 申请日期:2012年12月31日 优先权日:2011年12月30日
【发明者】E·罗伊特曼, M·纳加拉简, P·R·温帕达 申请人:英特尔公司