一种具有延时可调的超宽带BIT检测电路的制作方法

本实用新型属于微波功率检测领域，具体涉及一种具有延时可调的超宽带BIT检测电路。

背景技术：

BIT(Built-in-Test),即机内测试，是指设备依靠自身的电路和程序来完成对系统的故障诊断和隔离，是提高系统可测试性进而提高系统工作可靠性减少系统维护费用的关键技术。

模拟射频电路的BIT电路一般由耦合器、检波器、放大器、比较器等组成，即：耦合器从主链路耦合很小部分能量，经检波放大后得到高/低电平脉冲、送比较器比较后输出。

传统的BIT检测电路具有以下缺点：(1)电路挤占了大量的射频链路空间，难以满足小型化的要求；且耦合器受工作波长限制，无法实现超宽带检测。(2)受温度影响较大，检测精度难以保证；(3)对于周期脉冲射频信号输入，由于器件响应时间(ns级)远小于雷达PRF时间(us级)，这就会出现两个问题：一是单个PRF或帧内出现多个BIT翻转电平；二是BIT后级电路响应时间赶不上器件响应时间，来不及处理。因此需对检测电平进行延时处理，普遍的做法是添加LC充放电路，这样就进一步增加了电路空间、且降低系统可靠性，且LC延时电路不具有通用性。

技术实现要素：

本实用新型的目的在于提供一种具有延时可调的超宽带BIT检测电路，克服或减轻现有技术的至少一个上述缺陷。

本实用新型的目的通过如下技术方案实现：一种具有延时可调的超宽带BIT检测电路，其特征在于，包括耦合检波器、电压比较器、D触发器，信号经所述耦合检波器检波耦合后输出脉冲信号，再经所述电压比较器放大比较后输出TTL脉冲，接着经所述D触发器延时处理后输出至下一级采样处理。

优选地是，所述耦合检波器为MACP-010562芯片，所述电压比较器为ADA4891-2芯片，所述D触发器为SN74LVC1G123芯片。

优选地是，所述耦合检波器与所述电压比较器之间的路径上设置有用于抗干扰的电阻。

本实用新型所提供的一种具有延时可调的超宽带BIT检测电路的有益效果在于，(1)主要元器件为芯片级，占用电路空间少、可靠性高、易于集成、功耗小、对温度不敏感。(2)超宽带检测，可用带宽为6～18GHz，可适用于X和KU波段微波电路BIT功率检测。(3)输出脉冲延时可调，延时调整范围广，可从ns级到ms级，可适用于不同周期的连续波或脉冲射频信号检测。

附图说明

图1为本实用新型具有延时可调的超宽带BIT检测电路的构成框图；

图2为本实用新型具有延时可调的超宽带BIT检测电路的电路原理图；

图3为本实用新型具有延时可调的超宽带BIT检测电路中的D触发器真值表图；

图4为本实用新型具有延时可调的超宽带BIT检测电路中的D触发器输出延时关系图；

图5为本实用新型具有延时可调的超宽带BIT检测电路的输入输出时序图。

附图标记：

1-耦合检波器、2-电压比较器、3-D触发器。

具体实施方式

为使本实用新型实施的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

下面结合附图对本实用新型的具有延时可调的超宽带BIT检测电路一做进一步详细说明。

如图1所示，一种具有延时可调的超宽带BIT检测电路，包括耦合检波器1、电压比较器2、D触发器3，信号经耦合检波器1检波耦合后输出脉冲信号，再经电压比较器2放大比较后输出TTL脉冲，接着经D触发器3延时处理后输出至下一级采样处理。其中，耦合检波器1选择的是型号为MACP-010562的芯片，该芯片体积1.5mm*1.2mm，偏执电流小于0.5mA，插入损耗小于0.5dB，工作带宽6～18GHz、最小检测功率-17dBm，动态范围45dB，输入输出回波损耗小于-18dB，适用温度范围-40～85℃。电压比较器2选择的是型号为ADA4891-2的芯片，该芯片体积2.9mm*2.8mm，偏执电流小于8.8mA(+5V)，比较电压范围-5.5～+4.5V，适用温度范围-40～85℃。D触发器3选择的是型号为SN74LVC1G123的芯片，该芯片体积4.25mm*2.75mm，输出电压为0～5V，电流可达100mA，具有强大的驱动能力，延时可调范围ns到ms级，调整范围极大，适用温度范围-40～85℃。

下面结合图2，以频率12GHz、功率+5dBm的射频输入信号为例说明。

射频信号经耦合检波器1的“RFin”端输入和“RFout”端输出至下一级链路，此间有幅度约为0.2V的脉冲信号检波输出，经电阻R5输出至电压比较器2的“+IN1”端，其中，电阻R5用于抗干扰，设置在耦合检波器1与电压比较器2之间的路径上。由电压比较器2中运放、R3和R4组成的倍压电路放大16倍后输出至电压比较器2的“+IN2”端，与VCC、R1、R2组成电压预置网络进行电压比较。此时，“-IN2”端的预置电压为2.5V，而“+IN2”端的电压为3.2V，两者比较后输出高电平。输出+5V的脉冲信号需送至D触发器3进行延时处理，这是因为芯片的响应时间(ns级)远小于脉冲信号的周期(约为us级，等同于系统的PRF周期)，故要对检波输出信号进行延时处理，否则会出现逻辑混乱。D触发器3的输出真值表见图3，脉冲延时t_w与调节电容电阻的关系见图4。

本实施例中，置低，置高，因此，当输入B有脉冲上升沿时，输出为一脉冲信号。测试分为周期连续波和脉冲信号输入，其输入输出时序图见图5。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。