一种开环电压检测系统的制作方法

本发明涉及电路信号处理，尤其涉及一种开环电压检测系统。

背景技术：

在应用于OTG负载的充电器设备中，需要具有双向导通功能的负载开关电路，既能够满足电源对主机设备进行充电，也要能够实现接入OTG负载时主机设备对OTG负载的充电实施,当系统判断传输线连接状态是OTG负载亦或是电源适配器时，需要一个能够感应接入信号的稳定安全的检测电平，来对双向导通负载开关进行选通控制；

在USB接口插入时，暴露在外部环境中的芯片引脚很大可能会引入超过芯片能够承受住的高压脉冲甚至是浪涌电平,在这种情况下，对超过安全阈值的电平信号需要进行钳位，使主机系统只接收到有效电平的检测信号，对于不安全的高压进行钳位隔离。

技术实现要素：

本发明的目的是提供一种开环电压检测系统，实现USB端口接入负载时的有效电平判断，同时对高于安全阈值的电平信号进行钳位，以实现对接入电平感应标识的同时，对主机的电平保护。

为实现上述目的，本发明实施例提供一种开环电压检测系统。该系统包括：

电平传输电路，用于根据接收的输入电平信号，产生并输出中间电压，并在开启电压的控制下导通，输出处于安全阈值内的检测电平；

钳位电路，用于将中间电压和开启电压钳位，当所述输入电平信号超出安全阈值时，所述钳位电路将中间电压钳位至第一钳位阈值，同时通过将开启电压钳位至第二钳位阈值，控制输入电平信号和中间电压之间的电流大小。

优选的，所述钳位电路通过将中间电压和所述第一钳位阈值进行比较，判断所述输入电平信号是否处于安全阈值内；

当所述中间电压小于第一钳位阈值时，所述输入电平信号处于安全阈值内，所述电平传输电路将所述中间电压作为检测电平输出；

当所述中间电压等于第一钳位阈值时，所述输入电平信号等于安全阈值，所述中间电压等于所述输入电平信号；所述电平传输电路将所述中间电压作为检测电平输出；

当所述中间电压大于第一钳位阈值时，所述输入电平信号超出安全阈值，所述钳位电路将所述中间电压钳位至第一钳位阈值，所述电平传输电路将所述钳位后的中间电压作为检测电平输出。

优选的，所述钳位电路通过在所述中间电压与地之间，以及在所述开启电压与地之间串联若干二极管，对所述中间电压和所述开启电压进行钳位。

优选的，所述钳位电路通过选通反向、正向或者其结合接入的二极管，预设第一钳位阈值和第二钳位阈值。

优选的，所述钳位电路根据组合逻辑控制信号选通反向、正向或者其结合接入的二极管，预设第一钳位阈值和第二钳位阈值。

优选的，所述第二钳位阈值等于所述第一钳位阈值与第一电压之和。

优选的，所述钳位电路包括选通模块和钳位模块；

选通模块，用于根据组合逻辑控制信号选通所述第一钳位阈值和所述第二钳位阈值；

钳位模块，用于根据所述选通的第一钳位阈值对所述中间电压进行钳位，以及将所述开启电压钳位至所述第二钳位阈值。

优选的，所述钳位模块包括第四MOS管、第一二极管、第二二极管、第三二极管、第四二极管、第五二极管、第六二极管；所述二极管均选用齐纳二极管；

所述第一二极管、第三二极管、第四二极管、第五二极管、第六二极管依次串联；第一二极管、第三二极管、第四二极管为反向接入；第五二极管、第六二极管为正向接入；第一二极管的负极用于接收中间电压；第六二极管的负极接公共参考地；第二二极管的正极连接第三二极管的负极；第二二极管的负极连接第四MOS管的源极；第四MOS管的栅极和漏极短接；第四MOS管的漏极用于接收开启电压；

第四MOS管的栅极和源极之间的电压差为第一电压；

所述选通模块包括第一选通开关，第二选通开关、第三选通开关；

第一选通开关的漏极连接所述第三二极管和第四二极管之间的节点，第一选通开关的源极接地；第二选通开关的漏极连接所述第四二极管和第五二极管之间的节点，第二选通开关的源极接地；第三选通开关的漏极连接所述第五二极管和第六二极管之间的节点，第三选通开关的源极接地；所述第一选通开关的栅极、第二选通开关的栅极、第三选通开关的栅极用于接收组合逻辑控制信号。

优选的，所述电平传输电路包括传输模块和泄放模块；

所述传输模块包括第一MOS管、第二MOS管；

所述第一MOS管源极连接第二MOS管的源极，第一MOS管栅极连接第二MOS管的栅极，第一MOS管的漏极用于接收输入电平信号，第二MOS管的漏极用于输出检测电平，第一MOS管的源极和第二MOS管的源极之间取节点用于输出中间电压，第一MOS管的栅极和第二MOS管的栅极之间取节点用于接收开启电压；所述第一MOS管漏极、源极之间的电流与所述所述第四MOS管栅极、源极之间的电流成比例关系；

所述泄放模块包括第三MOS管、第一电阻；

所述第一电阻的一端连接第三MOS管的漏极，第三MOS管的源极接地，第一电阻的另一端连接传输模块中第二MOS管的漏极，第三MOS管的栅极用于接收使能开关控制信号；

所述第一MOS管、第二MOS管、第三MOS管，均选用低导通阻抗器件。

优选的，所述的开环电压检测系统，其特征在于，还包括开启电压产生电路；

开启电压产生电路，用于将接收的所述中间电压抬高电压幅值，产生用于开启电平传输电路的开启电压；当所述输入电平信号消失时，开启电压产生电路停止产生开启电压，电平传输电路关闭，同时泄放电平传输电路输出端的电流。

采用本发明提供的开环电压检测系统，由于本发明设计在电平传输电路时，所包括的传输模块和泄放模块，使用的MOS管均为低导通阻抗器件，例如可优选NDMOS管，因此当输入电平信号处于安全阈值内时，传输模块可实现将其以超低损耗输出，当输入电平信号超出安全阈值时，传输模块将经钳位电路钳位后的中间电压作为检测电平，同样以超低损耗输出，确保检测电平跟随输入电平信号的变化，另外，泄放模块负责在系统关闭时，将电平传输电路中的电流泄放，以免对使用检测电平的外部应用系统产生影响。

另一方面，为了实现输出处于安全阈值内的检测电平，本发明在设计钳位电路时，通过串联若干二极管，对中间电压钳位，当输入电平信号处于安全阈值时，钳位电路没有动作，电平传输电路将等于输入电平信号的中间电压作为检测电平，以超低损耗直接输出，当输入电平信号超出安全阈值时，即中间电压超出安全阈值时，钳位电路将中间电压钳位至第一钳位阈值，保证电平传输电路输出的检测电平为安全的、稳定的，工作在安全阈值内的电平。

此外，中间电压被钳位之后，输入电平信号和中间电压之间会出现一定的电压差，传输模块中第一MOS管的漏源极间会出现过大的电流，为避免该电流对第一MOS管造成损坏，以及避免当本发明在检测不同的输入电平信号时，该电流影响检测效果，因此需要对第一MOS管的漏源极间的电流(即输入电平信号和中间电压之间的电流)进行控制，为此，本钳位电路在将中间电压钳位至第一钳位阈值的同时，将开启电压钳位至第二钳位阈值，使第四MOS管与第一MOS形成电流镜，进而可通过控制第四MOS管漏源极之间的电流，将第一MOS管漏源极间控制在所需的、且有效的范围内，确保电平传输电路的安全，进一步保证输出的检测电平为安全的、稳定的，工作在安全阈值内的电平。

此外，为实现根据不同的钳位需求，本钳位电路在串联二极管时，通过反向接入和正向接入不同数量的二极管，当二极管导通时，通过叠加相应数量的各个二极管的反向击穿电压和正向导通电压，进而实现按需求预设钳位阈值；且为提高钳位阈值选择的便捷性，本发明可根据组合逻辑控制信号的不同组合输出，即可控制钳位电路的选通模块选通所需钳位阈值。

附图说明

图1是本发明实施例一提供的一种开环电压检测系统的结构示意图；

图2是电平传输电路的电路结构示意图；

图3是钳位电路的电路结构示意图；

图4是开启电压产生电路的电路结构示意图；

图5是图3中开启电压产生电路改进后的电路结构示意图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图1是本发明实施例一提供的一种开环电压检测系统的结构示意图。如图1所示，本发明提供的一种开环电压检测系统，包括电平传输电路101、钳位电路102、开启电压产生电路103、组合逻辑控制电路104。

电平传输电路101根据接收的输入电平信号USBIN，产生并输出中间电压VMID；当输入电平信号USBIN处于安全阈值内时，电平传输电路101将中间电压VMID作为检测电平USB_SNS直接输出；当输入电平信号USBIN超出安全阈值时，电平传输电路101将钳位后的中间电压VMID作为检测电平USB_SNS进行输出；当输入电平信号USBIN消失时，电平传输电路101关闭，同时泄放电平传输电路101输出端的电流。

开启电压产生电路103根据接收的中间电压VMID，产生开启电压VON，用于控制电平传输电路101导通；当输入电平信号USBIN消失时，开启电压产生电路103停止产生开启电压VON，电平传输电路101关闭。

钳位电路102接收中间电压VMID，当输入电平信号USBIN超出安全阈值时，钳位电路102将中间电压VMID钳位至第一钳位阈值，同时将开启电压VON钳位至第二钳位阈值。

组合逻辑控制电路104产生并输出组合逻辑控制信号，控制钳位电路102选通需要的第一钳位阈值和第二钳位阈值。

电平传输电路101根据接收的输入电平信号USBIN，产生中间电压VMID，并将中间电压VMID分别输出给钳位电路102和开启电压产生电路103；开启电压产生电路103在差分时钟信号clkn和clkp的驱动下，将中间电压VMID抬高一个时钟幅值，产生用于控制电平传输电路101导通的开启电压VON；另一方面，钳位电路102接收到中间电压VMID后，当中间电压VMID处于安全阈值内时，钳位电路102对中间电压VMID不发生钳位作用，此时电平传输电路101将中间电压VMID作为检测电平USB_SNS直接输出；当中间电压VMID超出安全阈值时，钳位电路102根据组合逻辑控制电路104输出的组合逻辑控制信号，将中间电压VMID钳位至第一钳位阈值，电平传输电路101将经钳位后的中间电压VMID作为检测电平USB_SNS输出；此外，钳位电路102在将中间电压VMID钳位至第一钳位阈值的同时，将开启电压VON钳位至第二钳位阈值，进一步保证电平传输电路101稳定地输出检测电平USB_SNS；当输入电平信号USBIN消失时，开启电压产生电路103在外部应用的使能信号的控制下，停止输出开启电压VON，此时电平传输电路101关闭，同时将电平传输电路101输出端的电流泄放。

图2是电平传输电路101的电路结构示意图。如图2所示，电平传输电路101包括传输模块和泄放模块。

传输模块包括MOS管MN1、MOS管MN2。

其中，MOS管MN1源极连接MOS管MN2的源极，MOS管MN1栅极连接MOS管MN2的栅极，MOS管MN1的漏极用于接收输入电平信号USBIN，MOS管MN2的漏极用于输出检测电平USB_SNS，MOS管MN1的源极和MOS管MN2的源极之间取节点用于输出中间电压VMID，MOS管MN1的栅极和MOS管MN2的栅极之间取节点用于接收开启电压VON。

其中，泄放模块包括MOS管MN3、电阻R1。电阻R1的一端连接MOS管MN3的漏极，MOS管MN3的源极接地，电阻R1的另一端连接传输模块中MOS管MN2的漏极，MOS管MN3的栅极用于接收使能开关控制信号ENB。

上述MOS管MN1、MOS管MN2、MOS管MN3，均选用低导通阻抗器件，本实施例优选NDMOS管，实现输入电平信号USBIN的超低损耗传输，确保检测电平USB_SNS跟随输入电平信号USBIN的变化。

传输模块根据接收的输入电平信号USBIN，产生中间电压VMID，并分别输出给钳位电路102和开启电压产生电路103；传输模块在开启电压产生电路103输出的开启电压VON的控制下导通，且在钳位电路102的控制下输出稳定的、安全的检测电平USB_SNS；当传输模块关闭时，泄放模块在外部应用使能信号ENB的控制下将传输模块输出端的电流泄放。

由于本实施例中，MOS管MN1为开关管，因此，当传输模块接收的USBIN处于安全阈值内时,传输模块输出的中间电压VMID等于输入电平信号USBIN，此时传输模块将中间电压VMID作为检测电平USB_SNS以超低损耗直接输出；当输入电平信号USBIN超出安全阈值时，钳位电路102将中间电压VMID钳位至第一钳位阈值，传输模块将钳位后的中间电压VMID作为检测电平USB_SNS以超低损耗输出；当输入电平信号USBIN消失时，开启电压产生电路103在外部应用的控制下停止输出开启电压VON，进而关闭传输模块，此时泄放模块在使能开关控制信号ENB的控制下导通，将传输模块输出端的电流泄放。

图3是钳位电路的电路结构示意图。如图3所示，钳位电路102包括钳位模块和选通模块。

钳位模块包括MOS管MN4、二极管D1、二极管D2、二极管D3、二极管D4、二极管D5、二极管D6；MOS管MN4为NDMOS管。所述二极管均选用齐纳二极管。

其中，二极管D1、二极管D3、二极管D4、二极管D5、二极管D6依次串联；二极管D1、二极管D3、二极管D4为反向接入；二极管D5、二极管D6为正向接入；二极管D1的负极用于接收中间电压VMID；二极管D6的负极接公共参考地；二极管D2的正极连接二极管D3的负极；二极管D2的负极连接MOS管MN4的源极；MOS管MN4的栅极和漏极短接；MOS管MN4的漏极连接电平传输电路101中MOS管MN1的栅极，接收开启电压VON；MOS管MN4与MOS管MN1形成电流镜。

选通模块包括选通开关MN21，选通开关MN22、选通开关MN23。所述选通开关均选用NMOS管。

其中，选通开关MN21的栅极用于接收开关控制电平Vclamp1，选通开关MN21的漏极连接二极管D3和二极管D4之间的节点，选通开关MN21的源极接公共参考地；选通开关MN22的栅极用于接收开关控制电平Vclamp2，选通开关MN22的漏极连接二极管D4和二极管D5之间的节点，选通开关MN22的源极接公共参考地；选通开关MN23的栅极用于接收开关控制电平Vclamp1，选通开关MN23的漏极连接二极管D5和二极管D6之间的节点，选通开关MN23的源极接公共参考地。

选通模块根据开关控制电平Vclamp1、开关控制电平Vclamp2、开关控制电平Vclamp3的不同组合输出，选通相应数量的二极管，从而预设第一钳位阈值和第二钳位阈值；第一钳位阈值等于输入电平USBIN的安全阈值；第二钳位阈值等于第一钳位阈值与第一电压之和，其中，第一电压为MOS管MN4栅极和源极间的电压差VGS。

钳位模块将接收的中间电压VMID与第一钳位阈值比较，当中间电压VMID不大于第一钳位阈值时，钳位电路102对中间电压VMID和开启电压VON均不发生钳位作用；当中间电压VMID大于第一钳位阈值时，钳位电路102将中间电压VMID钳位至第一钳位阈值。

由于对中间电压VMID钳位后，输入电平信号USBIN和中间电压VMID之间会有一定的压差，会导致MOS管MN1漏极和源极之间产生过大的电流(即输入电平信号USBIN到中间电压VMID的电流)，会造成MOS管MN1的损坏，并且当要求检测特定值的输入电平信号USBIN时，MOS管MN1漏极和源极之间的电流不能超过相应的电流值,否则将影响输入电平信号USBIN的检测，以及检测电平USB_SNS的输出；

为此，在对中间电压VMID钳位的同时，将开启电压VON钳位至所需的第二钳位阈值；开启电压VON经钳位后，MOS管MN4和MOS管MN1形成电流镜关系，MOS管MN4的漏极、源极之间的电流与MOS管MN1的漏极、源极之间的电流则存在稳定的比例关系，因此可依据该比例关系，通过控制MOS管MN4的漏极和源极之间的电流，将MOS管MN1的漏极和源极之间的电流控制在所需的，且有效的工作范围内，例如：本实施例中，MOS管MN4的漏极、源极之间的电流与MOS管MN1的漏极、源极之间的电流的比例设计为：1:100，当将MOS管MN4的漏极、源极之间的电流控制为10uA时，MOS管MN1的漏极、源极之间的电流1mA；在其他应用中，MOS管MN4的漏极、源极之间的电流与MOS管MN1的漏极、源极之间的电流的比例关系，可根据需求进行不同的调整。

以下是中间电压VMID和开启电压VON的钳位过程：

首先，预设第一钳位阈值和第二钳位阈值。由于工艺不同，二极管的反向击穿电压一般为5V-7V，正向导通电压一般为0.5V-0.7V；本实施例优选的二极管，反向击穿电压都为6V，正向电压都为0.6V；当选通模块根据开关控制电平Vclamp1、开关控制电平Vclamp2、开关控制电平Vclamp3的不同组合输出，选通相应数量的反向接入二极管和正向接入二极管，从而设置第一钳位阈值、第二钳位阈值；各种第一钳位阈值和第二钳位阈值的预设过程为：

当开关控制电平Vclamp1为低、开关控制电平Vclamp2为低、开关控制电平Vclamp3为低时，选通开关MN21断开，选通开关MN22断开、选通开关MN23断开，二极管D1、二极管D2、二极管D3、二极管D4、二极管D5、二极管D6均导通，第一钳位阈值：6V*3+0.6V＝19.2V；第二钳位阈值：19.2V+VGS，VGS为MOS管MN4栅源极电压差，即第一电压的值；

当开关控制电平Vclamp1为低、开关控制电平Vclamp2为低、开关控制电平Vclamp3为高时，选通开关MN21断开，选通开关MN22断开、选通开关MN23导通，二极管D1、二极管D2、二极管D3、二极管D4、二极管D5均导通，二极管D6被短路，第一钳位阈值：6V*3+0.6V*1＝18.6V；第二钳位阈值：18.6V+VGS；

当开关控制电平Vclamp1为低、开关控制电平Vclamp2为高、开关控制电平Vclamp3为低时，选通开关MN21断开，选通开关MN22导通，选通开关MN23断开，二极管D1、二极管D2、二极管D3、二极管D4均导通，二极管D5、二极管D6被短路，第一钳位阈值：6V*3＝18V；第二钳位阈值：18V+VGS，VGS为第一电压的值；

当开关控制电平Vclamp1为高、开关控制电平Vclamp2为低、开关控制电平Vclamp3为低时，选通开关MN21导通，选通开关MN22断开、选通开关MN23断开，二极管D1、二极管D2、二极管D3导通，二极管D4、二极管D5、二极管D6被短路，第一钳位阈值：6V*2＝12V；第二钳位阈值：12V+VGS。

在其他实际应用中，钳位电路102可根据实际需求采用更多的二极管，设置更多的钳位阈值以供选择。

预设第一钳位阈值、第二钳位阈值，例如：第一钳位阈值为：6V*3+0.6V＝19.2V时；第二钳位阈值为：19.2V+VGS；

当钳位模块接收的中间电压VMID小于19.2V时，二极管D1、二极管D2、二极管D3、二极管D4、二极管D5、二极管D6都没有动作，电平传输电路101将中间电压VMID作为检测电平USB_SNS直接输出；

当钳位模块接收的中间电压VMID等于19.2V时，二极管D1、二极管D3、二极管D4、二极管D5、二极管D6都导通，此时中间电压VMID的值就是钳位阈值，同样地，电平传输电路101将中间电压VMID作为检测电平USB_SNS直接输出；

当钳位模块接收的中间电压VMID大于19.2V时，二极管D1、二极管D2、二极管D3、二极管D4、二极管D5、二极管D6都导通，将中间电压VMID钳位至19.2V，同时，将开启电压VON钳位至19.2V+VGS，此时MOS管MN4漏极和源极之间的电流为20uA，MOS管MN1漏极和源极之间的电流为2mA。

图4是开启电压产生电路103的电路结构示意图。由于电平传输电路101中的传输模块采用NDMOS作为导通开关，需要栅极的电位高于源极电压，而输入电平信号USBIN是外部提供的最高电压，为了使电平传输电路101中的传输模块导通，MOS管MN1和MOS管MN2的栅极需得到更高的电压，例如：USBIN＝10V时，则MOS管MN1和MOS管MN2需要的栅极接15V的电压才能驱动，因此本实施例的开启电压产生电路103需采用电荷泵的结构方式。

如图4所示，开启电压产生电路103包括MOS管MN5、MOS管MN6、MOS管MN7、MOS管MN8、MOS管MN9、MOS管MP1、MOS管MP2、电容C1、电容C2。

电容C1的一端用于接收时钟信号clkn，电容C1的另一端连接MOS管MN5的漏极、MOS管MP1的漏极、MOS管MN6的栅极、MOS管MP2的栅极和MOS管MN7的漏极，MOS管MN7的源极接地；电容C2的一端用于接收时钟信号clkp，时钟信号clkp和时钟信号clkn为一对差分时钟信号，电容C2的另一端连接MOS管MP1的栅极、MOS管MP2的漏极、MOS管MN5的栅极、MOS管MN6的漏极和MOS管MN8的漏极，MOS管MN8的源极接地，MOS管MN5的源极连接MOS管MN6的源极，MOS管MN5的源极和MOS管MN6的源极之间取节点用于接收中间电压VMID，MOS管MP1的源极连接MOS管MP2的源极和MOS管MN9的漏极，MOS管MN9的漏极用于输出开启电压VON，MOS管MN7的栅极、MOS管MN8的栅极、MOS管MN9的栅极均由使能开关控制信号ENB控制导通。

开启电压产生电路103接收到中间电压VMID后，在差分时钟信号clkn和clkp驱动下工作。

clkn和clkp为相位相反的两个时钟信号。当clkn为低电平，clkp为高时，MOS管MN5和MOS管MP2导通，MOS管MN5漏极电压等于VMID，对电容C1充电(直至正端变为VMID)，同时MOS管MP2的漏极电压等于VON(即输出)。当clkn高电平，clkp为低时，MOS管MN6和MOS管MP1导通，同时MOS管MN6的漏极(即MOS管MP2的漏极)电压等于VMID，对电容C2充电(直至正端变为VMID)，同时MOS管MP1漏极(即MOS管MN5漏极)电压等于VON(即输出)。

因此，当clkn从低电平变为高电平时(即clkp从高电平变为低电平时)，MOS管MN6导通，电容C1正端的电压从VMID升高到VMID+VCLK，此时，MOS管MP1导通，随之开启电压VON也从VMID升高到VMID+VCLK；

当clkp从低电平变为高电平时(即clkn从高电平变为低电平时)，MOS管MN5导通，电容C2正端的电压从VMID升高到VMID+VCLK，此时，MOS管MP2导通，随之开启电压VON也从VMID升高到VMID+VCLK。

通过以上过程，时钟信号clkn和clkp的高低电平往复切换，使开启电压产生电路103产生稳定的、高于输入电平信号USBIN的开启电压VON，用于开关控制电平传输电路101导通。

当输入电平信号USBIN消失时，MOS管MN7、MOS管MN8、MOS管MN9均在使能开关控制信号ENB的控制下导通，时钟信号clkn经MOS管MN7接地，时钟信号clkp经MOS管MN8接地，MOS管MN9将开启电压产生电路103中的电流泄放，开启电压产生电路103停止输出开启电压VON，电平传输电路101也随之关闭。

为便于实现多种第一钳位阈值、第二钳位阈值的选择，图1中所示的组合逻辑控制电路104，可根据钳位电路102的需求，产生包含多个开关控制电平的组合逻辑控制信号；本实施例中，组合逻辑控制电路104产生的组合逻辑控制信号包括开关控制电平Vclamp1、开关控制电平Vclamp2、开关控制电平Vclamp3。

用0表示低电平，1表示高电平，则开关控制电平Vclamp1、开关控制电平Vclamp2、开关控制电平Vclamp3的组合方式Vclamp1/Vclamp2/Vclamp3有：000、001、010、011、100、101、110、111。根据钳位电路102的实际连接关系，组合逻辑控制信号100、101、110、111设置的钳位阈值都为12V，因此是等效的，所以只取100、101、110、111其中一个作为输出即可，同样的，010、011是等效的，设置的钳位阈值都为18V，因此选择010或011作为输出即可。

在其他实际应用中，组合逻辑控制电路104可根据需求产生由更多的开关控制电平组合而成的组合逻辑控制信号。

图5是在开启电压产生电路103经改进后的电路结构示意图。如图5所示，通过在各个高压路径接入保护电阻，得到的具有高压节点保护作用、和高使用寿命更长和可靠性更高的开启电压产生电路。

所述保护电阻包括电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11和电阻R12。

其中，电容C1的一端用于接收时钟信号clkn，电容C1的另一端与MOS管MN7的漏极之间串联电阻R2、电阻R3，MOS管MN5的漏极和MOS管MP1的漏极之间串联电阻R4、电阻R5，电阻R2、电阻R3之间的节点与电阻R4、电阻R5之间的节点连接；电容C2的一端用于接收时钟信号clkp，电容C2另一端与MOS管MN8的漏极之间串联电阻R10、电阻R11，MOS管MN6的漏极和MOS管MP2的漏极之间串联电阻R8、电阻R9，电阻R8、电阻R9之间的节点与电阻R10、电阻R11之间的节点连接，电阻R6的一端连接MOS管MN5的源极和MOS管MN6的源极，电阻R6的另一端用于接收中间电压VMID，电阻R7的一端连接MOS管MP1的源极和MOS管MP2的源极，电阻R7的另一端与MOS管MN9的漏极之间串联电阻R12，电阻R7和电阻R12之间的节点用于输出开启电压VON。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。