一种基于FPGA的多通道AD信号的幅度差、相位差检测方法与流程

技术领域

本发明属于电子技术领域，尤其涉及一种多通道AD信号的幅度差、相位差检测方法。

背景技术：

现在测试多通道AD信号的幅度差、相位差，采用的是模拟器件IC芯片（例AD8302）进行检测各路的幅度、相位，在进行相减处理得到的。

采用模拟器件进行多通道幅相检测时，器件内部有混频器，由于I、Q两路的乘法器与低通滤波器一致性不好，引起幅相不平衡，或者温度会引起漂移问题。由于器件本身存在功耗，会造成整机功耗增大，体积增大，同时由于器件的AD采集路数有限，不利于在满足高集成度、低功耗要求下设计。

技术实现要素：

本发明的目的在于：提供一种基于FPGA的多通道AD信号的幅度差、相位差检测方法，利用FPGA的I/O管脚较多，可实现多路AD的相对幅相差测试的优点，解决了高集成度下因器件的PCB布局引起的设计局限、因低功耗要求下器件本身功耗引起的设计局限等技术问题，而且采用FPGA进行幅相差检测，I、Q两路的乘法器与低通滤波器一致性好，不会引起幅相不平衡。

本发明采用的技术方案如下：

一种基于FPGA的多通道AD信号的幅度差、相位差检测方法，包括如下步骤：

步骤一：使用AD采集芯片采集多路信号，得到每一路信号的同步时钟与数据，并选择一路信号作为参考基准信号，剩余的每一路信号均分别作为AD检测信号；

步骤二：分为I、Q两路，采用半带滤波器进行降采样率及滤波，分别将AD检测信号和参考基准信号的采样率降低到1KHz，并存FIFO，用于跨时钟域数据处理；

步骤三：以参考基准信号的同步时钟作为每路AD检测信号和参考基准信号读取FIFO的时钟，同时读取出FIFO中的每路AD检测信号和参考基准信号；

步骤四：将每路AD检测信号均同时独立和参考基准信号相除，得到新的多路信号；

步骤五：再分I、Q两路对新的多路信号分别进行FIR滤波，得到滤波后信号，并存FIFO；

步骤六：当I、Q两路的FIFO都为非空时，取出I、Q两路中的数据，

A）.进行FFT，求出零频信号功率，得到每路AD检测信号与参考基准信号的幅度差；

B）.求反正切，得到每路AD检测信号与参考基准信号的相位差。

进一步的，步骤一中，还分别去除了AD检测信号和参考基准信号数据中的直流分量。

进一步的，AD检测信号和参考基准信号为中频信号源，步骤一中，还分别去掉了AD检测信号和参考基准信号的中频。

进一步的，步骤三中，还分别将AD检测信号和参考基准信号的直流偏移量去除。

进一步的，去掉中频的具体方式为：使用同步时钟的数控振荡器NCO产生的正弦、余弦信号对信号进行数字混频，去掉中频。

进一步的，步骤五中，在进行FIR滤波的前后均对I、Q两路的滤波后信号分别去除直流偏移量，再存FIFO。

进一步的，参考基准信号选择第一路信号。

进一步的，多通道AD信号的幅度差、相位差检测步骤中，均是选择一路AD检测信号与参考基准信号进行检测，逐一得出每一路AD检测信号与参考基准信号的幅度差、相位差。

进一步的，多通道AD信号的幅度差、相位差检测步骤中，均是选择一路AD检测信号与参考基准信号进行检测，同时得出每一路AD检测信号与参考基准信号的幅度差、相位差。

综上所述，由于采用了上述技术方案，本发明的有益效果是：

本发明利用FPGA的I/O管脚较多，可实现多路AD的相对幅相差测试的优点，将采集得到的AD检测信号与参考基准信号均分为I、Q两路进行降采样率、滤波等，并将存于FIFO中的AD检测信号和参考基准信号读出、相除，得到新的信号；而且还要继续分I、Q两路对新的信号进行FIR滤波等，当I、Q两路的FIFO都为非空时，取出I、Q两路中的数据，进行数据处理，最终得到本技术方案的目的--幅度差和相位差，解决了高集成度下因器件的PCB布局引起的设计局限、因低功耗要求下器件本身功耗引起的设计局限等技术问题，而且采用FPGA进行幅相差检测，I、Q两路的乘法器与低通滤波器一致性好，不会引起幅相不平衡。

附图说明

图1是本发明总的流程示意框图；

图2是本发明的具体流程示意图。

具体实施方式

本说明书中公开的所有特征，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

下面结合图1~2对本发明作详细说明。

一种基于FPGA的多通道AD信号的幅度差、相位差检测方法，它采用FPGA进行幅相检测，可以实现多路信号的幅相比较，在多通道DA相位同步输出要求下进行AD采集检测幅相差用于校正输出信号，包括如下步骤：

步骤一（S1）：a）.使用AD采集芯片采集多路信号，得到每一路信号的同步时钟与数据，并选择一路信号作为参考基准信号，本实施例优选参考基准信号选择第一路信号，剩余的每一路信号均分别作为AD检测信号（如假设信号为6路，就将其中的第一路作为参考基准信号，其余的5路作为需要检测的AD检测信号）；AD检测信号和参考基准信号为中频信号源；设AD检测信号的时钟为clk_a、数据为data_a，参考基准信号的时钟为clk_b、数据为data_b；

b）.再分别去除AD检测信号和参考基准信号数据中的直流分量（去除由于AD芯片引起的直流分量）；

c）. 分别去掉AD检测信号和参考基准信号的中频；

其中，去掉中频的具体方式为：使用同步时钟的数控振荡器NCO产生的正弦、余弦信号对信号进行数字混频，去掉中频；

步骤二（S2）：数字混频后分为I、Q两路，分别采用半带滤波器进行降采样率及滤波，分别将AD检测信号和参考基准信号的采样率降低到1KHz，并存FIFO，用于跨时钟域数据处理；

步骤三（S3）：a）. 以参考基准信号的同步时钟作为每路AD检测信号和参考基准信号读取FIFO的时钟，同时读取出FIFO中的AD检测信号（Cosa_1k + sina_1k * j）和参考基准信号（Cosb_1k + sinb_1k * j）；

b）.分别将AD检测信号和参考基准信号的直流偏移量去除（由于输入信号的直流分量去除不干净，半带滤波器的信号放大原因）；

步骤四（S4）：将每路AD检测信号均同时独立和参考基准信号相除（Cosa_1k + sina_1k * j）/（Cosb_1k + sinb_1k * j），得到新的多路信号；

步骤五（S5）：a）.再分I、Q两路对新的多路信号分别进行去除直流偏移量；

b）. 每路信号均分为I、Q两路分别进行FIR滤波，得到滤波后信号；

c）.再次对I、Q两路的滤波后信号分别去除直流偏移量；

d）.存FIFO（I路存FIFO_a，Q路存FIFO_b）；

其中，FIR滤波采用FIR滤波器，采样率100MHz，通带5.3MHz，阻带13MHz,通带波动0.01dB；

步骤六（S6）：当I、Q两路的FIFO都为非空时（即FIFO_a、FIFO_b非空时），取出I、Q两路中的数据，使用时钟clk_a进行数据处理：

A）.进行FFT，求出零频信号功率P（P=零频信号功率），得到每路AD检测信号与参考基准信号的功率差，即幅度差P；

B）.求反正切，得到每路AD检测信号与参考基准信号的相位差Θ；

其中，相位差Θ=Atan（α）；

α=FIFO_a_data/FIFO_b_data。

多通道AD信号的幅度差、相位差检测步骤中，均是选择一路AD检测信号与参考基准信号进行检测，同时得出每一路AD检测信号与参考基准信号的幅度差、相位差。本设计的特征就是同时实现多路AD信号的幅度差、相位差检测。

本发明未详细阐述的部分属于本领域公知技术，本领域技术人员根据已有的描述已能够在不付出创造性劳动的前提下进行实施，因此，不再赘述。