一种高精度高稳定性的自电容检测电路的制作方法

本发明涉及电容检测领域，更具体地，涉及一种利用电容分压进行自电容检测的方法，该方法适用于电容式触控技术领域。

背景技术：

目前，电容式触控技术广泛用于手机、平板电脑、电磁炉、冰箱、洗衣机等产品。电容检测技术好坏，在一定程度上决定了电容式触控产品的体验。

常用的自电容检测方案，有基于充放电时间的检测方案和基于电荷转移的检测方案。

基于充放电时间的检测方案，常用的是利用张弛振荡器，产生一个与待测自电容相关的时钟，用该时钟对固定时间进行计数，由于要达到足够的精度，这就要求计数的时间要足够长，而且时钟的频率也要足够高；而张弛振荡器的频率与待测电容之间是非线性的关系，这就使得在不同大小的待测自电容检测时，能够检测到的最小的待测自电容的变化量不同。

基于电荷转移的检测方案，通过多次将待测自电容充电到固定电平，然后将待测自电容上的电荷与一个滤波电容进行电荷共享，当滤波电容上的电压超过设定的参考电压时，将充电次数作为表征自电容大小的值。这种方法，滤波电容需要比待测自电容大几个数量级，当待测自电容达到上百pf时，滤波电容集成在片内就会占用十分大的面积，此时，滤波电容通常会置于芯片外部，通过一个引脚与芯片相连。此外，对于不同大小的待测自电容，滤波电容上达到参考电压所需的充电次数是不同的，这就使得完成一次自电容检测所需的时间不同，在多个不同大小的待测自电容时，由于完成不同大小的自电容的检测，所需的时间不同，因此，会出现触摸的响应时间不同，直接影响到用户的体验。对于电荷转移方案，待测自电容越大，滤波电容上的电压就需要更少的充电次数达到参考电压，同时，能够识别的待测自电容上的最小电容变化也就越大。

综上，传统的充放电时间检测方案，存在检测周期长，在不同寄生电容下，检测灵敏度不同的缺点；而电荷转移方案，则会出现滤波电容较大时芯片面积增加或需要额外的元器件和引脚，寄生电容越大时检测灵敏度会明显降低的缺点。而本发明提出的检测电路，避免了使用较大滤波电容，有利于降低芯片成本，同时，特别解决了在不同的寄生电容下，检测灵敏度不同的问题。本发明提供的自电容检测电路可广泛用于使用电容式触控技术的领域中，提升触控产品的体验。

技术实现要素：

技术目的：提供一种在不同寄生电容下，高精度、高灵敏度一致性的自电容检测方法。

采用电容分压法，得到表征待测自电容的电压vx。接着，通过电压跟随器将采样电容充电到待测电压vx。接着，断开采样电容和电压跟随器之间的连接，待测电压vx以电荷的形式存储在采样电容上。调整内部电容调整阵列，以逐次逼近的方法，使内部电容调整阵列的电压，逐次逼近采样电容上的电压vx。逐次逼近完成，内部电容调整阵列的电容值的函数即是待测自电容的电容值。

技术方案：本发明包括比较器，电压跟随器，内部电容调整阵列，比例电容a，比例电容b，控制逻辑，采样电容cs，待测自电容cx和开关s1，s2，s3。假设待测电容为cx，与待测自电容相连的比例电容b为cb，与内部电容阵列相连的比例电容a为ca，内部电容调整阵列接固定电平的一端所接的电平为vcom，逐次逼近完成后，内部电容调整阵列的电容值为ci，对比例电容a充电的固定电平为vldoa，对比例电容b充电的固定电平为vldob。

因此，待测自电容cx上的电压为cb/(cb+cx)*vldob（公式1），

内部电容调整阵列上的电压为ca/(ca+ci)*(vldoa-vcom)（公式2），

逐次逼近完成后，内部电容调整阵列和待测自电容上的电压近似相等，因此有：

cb/(cb+cx)*vldob=ca/(ca+ci)*(vldoa-vcom)（公式3），

即cx=-cb+(ca+ci)/(cb/ca*(vldoa-vcom)/vldob)（公式4），

因为在自电容检测时，cb,ca,vldoa,vldob以及vcom都是固定的，因此，cx就是ci的线性函数。

由于待测自电容与内部电容调整阵列的电容值是线性关系，因此，在不同外部寄生电容的条件下，待测自电容的相同变化量，所对应的内部电容调整阵列的电容变化量是相等的。

从公式4可知，vcom、vldoa、vldob以及比例电容ca和cb都能够影响电容检测的灵敏度和量程，因此，通过调整这些参数，可以适当调节电容检测的灵敏度和量程。

由于采用逐次逼近的方法进行电容转换，因此，在不同大小的外部寄生电容时，电容检测所需的时间是相同的。

有益效果：使用本文明进行自电容的检测，优点有：

1.对于不同大小的待测自电容，检测周期相同；

2.对于不同大小的待测自电容，检测灵敏度相同；

3.可以通过设置vcom、两个比例电容的比例关系、两个比例电容分别接的固定电平的比例关系来调整本发明的电容检测量程和灵敏度。

附图说明：

图1为本发明的电路示意图；

图2为本发明的具体实施例；

图3为自电容检测过程中，比较器两端的波形图。

具体实施方式

本发明的电路示意图如图1所示，该电路包括：比较器，电压跟随器，内部电容调整阵列，比例电容a，比例电容b，控制逻辑，采样电容cs，待测自电容cx和开关s1，s2，s3。

采样阶段，固定电压vldob被施加到比例电容b端，比例电容b和待测自电容cx进行电容分压，得到待测电压。待测自电容cx的电容值被转换成待测电压。电压跟随器将采样电容cs充电到待测电压，断开电压跟随器与采样电容cs之间的开关s2。

待测自电容cx上的待测电压以电荷的形式存储到采样电容cs上，进入待测电压转换阶段。

在待测电压转换阶段，固定电压vldoa被施加到比例电容a上，调整内部电容调整阵列，使比例电容a和内部电容调整阵列的电容分压，以逐次逼近的方式接近采样电容cs上的电压；逐次逼近完成之后，就可以用内部电容调整阵列的电容值的函数表征待测自电容cx的容值。

比较器和控制逻辑，用于控制比例电容a和内部电容调整阵列，实现逐次逼近操作。

本发明的一个具体实施例如图2所示，具体操作流程如下：

采样前初始化：

闭合开关s2（202）、s3（205）、s5（209）、s6（213）、s7（215），使所有电容的上极板电压分别与各自的下极板电压相同。

断开开关s3（205）、s5（209）、s6（213）。

断开开关s2（202）、s7（215），采样前初始化完成。

采样阶段：

闭合开关s1（201）、s4（207），固定电压vldob对比例电容b（203）进行充电，比例电容b（203）和待测自电容cx（204）构成一个电容分压电路，将待测自电容的电容值转换成待测电压，待测电压通过电压跟随器（206）将采样电容cs（208）充电到待测电压。

断开开关s4（207），待测电压以电荷的形式，存储在采样电容cs（208）上。

断开开关s1（201），闭合开关s2（202）和s3（205），采样阶段完成。

待测电压转换阶段：

采样阶段完成后，进入待测电压转换阶段。

控制逻辑（211）调整内部电容调整阵列（212），使比例电容a（214）和内部电容调整阵列（212）构成的电容分压电路所产生的电压，以逐次逼近的方式接近采样电容cs（208）上的待测电压；在每次调整内部电容调整阵列（212）之前，先进行预处理，具体操作为：首先，闭合开关s6（213）和s7（215），然后，依次断开开关开关s6（213）、s7（215），最后，闭合开关s8（216）。

逐次逼近完成后，内部电容调整阵列（212）的电容值的函数，就可以用来表征待测自电容cx（204）的电容值。

待测电压转换完成，一次自电容的检测完成。

图3为图2的具体实施例中，待测电压转换阶段，比较器（210）输入端的波形图。其中，vx为比较器（210）与采样电容（208）相连的输入端的波形，vd为比较器（210）与内部电容调整阵列（212）相连的输入端的波形。