本发明涉及芯片测试技术领域，尤其是涉及一种芯片测试方法、装置、芯片及设计芯片的方法。
背景技术：
serdes(serializer(串行器)/deserializer(解串器)的简称)芯片的最终测试，目的是筛选出不符合设计需求的次品，保证出厂芯片的质量。上述最终测试主要是通过ate(automatictestequipment的缩写，集成电路自动测试机)设备完成。serdes芯片最终测试主要包括高速通信端口参数测试及loopback功能测试。
利用测试机台ate进行高速通信端口测试时，需要测试机台的速率满足端口速率要求，并不断扫描其端口，以测试基本电参数。由于测试机台不能准确确定端口发送数据的时刻，导致无法抓到正确的数据，完成高速通信端口参数测试较为困难。对于loopback测试，测试机台通过读取芯片内部状态寄存器来判断芯片是否工作正常，传统的ate测试时间较长，而且测试程序开发复杂。
针对serdes芯片的最终测试中存在的上述问题，目前尚未提出有效的解决方案。
技术实现要素：
有鉴于此，本发明的目的在于提供一种芯片测试方法、装置、芯片及设计芯片的方法，可以准确抓取测试信号，提高了测试速率。
第一方面，本发明实施例提供了一种芯片测试方法，芯片预先设置有测试模式；该方法包括：启动芯片的测试模式；在测试模式下，芯片输出同步信号，用于端口信号的同步，且芯片的状态寄存器映射至数字io；根据同步信号采集端口输出的参数数据；扫描数字io获取状态寄存器的状态数据；分别根据参数数据和状态数据确定芯片是否工作正常。
结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，在启动芯片的测试模式的步骤之后，还包括：启动芯片的loopback功能。
结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，根据同步信号采集端口输出的参数数据的步骤，包括：接收同步信号，并根据同步信号确定接收参数数据的起始时间；按照起始时间抓取端口输出的参数数据。
结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，分别根据参数数据和状态数据确定芯片是否工作正常的步骤，包括：通过比较参数数据与端口参数阈值确定芯片是否工作正常；通过比较状态数据与芯片正常状态确定芯片是否工作正常。
第二方面，本发明实施例还提供一种芯片测试装置，芯片预先设置有测试模式；该装置包括：测试模式启动模块，用于启动芯片的测试模式；在测试模式下，芯片输出同步信号，用于端口信号的同步，且芯片的状态寄存器映射至数字io；参数数据获取模块，用于根据同步信号采集端口输出的参数数据；状态数据获取模块，用于扫描数字io获取状态寄存器的状态数据；测试模块，用于分别根据参数数据和状态数据确定芯片是否工作正常。
结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，还包括：loopback功能启动模块，用于启动芯片的loopback功能。
结合第二方面，本发明实施例提供了第二方面的第二种可能的实施方式，其中，参数数据获取模块还用于：接收同步信号，并根据同步信号确定接收参数数据的起始时间；按照起始时间抓取端口输出的参数数据。
结合第二方面，本发明实施例提供了第二方面的第三种可能的实施方式，其中，测试模块还用于包括：通过比较参数数据与端口参数阈值确定芯片是否工作正常；通过比较状态数据与芯片正常状态确定芯片是否工作正常。
第三方面，本发明实施例还提供一种基于同步设计的芯片，芯片预先设置有测试模式；该芯片包括：数据同步触发模块，用于在测试模式下输出同步信号；映射模块，用于在测试模式下将芯片的状态寄存器映射至数字io。
第四方面，本发明实施例还提供一种设计芯片的方法，包括：在芯片中增加测试模式；在测试模式下，芯片输出同步信号，且芯片的状态寄存器映射至数字io。
本发明实施例带来了以下有益效果：本发明实施例提供的芯片测试方法、装置、芯片及设计芯片的方法，在测试模式下输出同步信号以及将芯片的状态寄存器映射至数字io，测试机台可根据此同步信号抓取高速端口参数数据，完成参数测试；并且可以直接扫描数字io引脚查看芯片状态，无需再读取内部寄存器，降低测试难度和减少测试时间。
本公开的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本公开的上述技术即可得知。
为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种芯片测试方法的流程图；
图2为本发明实施例提供的另一种芯片测试方法的流程图；
图3为本发明实施例提供的一种测试模式的原理示意图；
图4为本发明实施例提供的一种芯片的结构示意图；
图5为本发明实施例提供的一种芯片测试装置的结构框图；
图6为本发明实施例提供的一种芯片测试装置的结构框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
由于测试设备和芯片间没有同步机制，在高速端口参数测试时，测试机台不知道当前芯片所处状态，不能找到端口发送数据的时刻，抓不到正确的数据，从而机台完成高速端口参数测试较为困难。
对于loopback测试，测试机台通过读取芯片内部寄存器的方式，判断芯片是否工作正常。loopback功能是在serdes芯片设计时加入的一种内建自测方法，利用机台测试时，需测试机台配置芯片启用loopback功能，并实时抓取芯片内部状态寄存器，通过比对判断芯片运行功能是否正常。传统的ate测试时间较长，而且测试程序开发复杂。
基于此，本发明实施例提供的一种芯片测试方法、装置、芯片及设计芯片的方法，可以准确抓取测试信号，提高测试速率。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种芯片测试方法进行详细介绍。
实施例1
本发明实施例提供了一种芯片测试方法，参见图1所示的一种芯片测试方法的流程图，芯片预先设置有测试模式，包括如下步骤：
步骤s102，启动芯片的测试模式。
在芯片设计时，增加测试模式。在该测试模式下，芯片的端口输出参数数据的同时还输出同步信号，该同步信号可以发送至数字io引脚上，再由测试机台采集该同步信号。在该测试模式下，芯片的状态寄存器映射至数字io，测试机台可直接扫描数字io引脚查看芯片状态，无需再读取内部的状态寄存器，可大大提高测试速率。同时保留原有的寄存器查看方式。
在此需要说明的是，芯片内除上述测试模式外，还包括正常工作时使用的工作模式。在该工作模式下，芯片不输出同步信号，且状态寄存器不能映射到数字io上，状态寄存器只能按照原有设计查看。
以serdes芯片为例，其包括loopback功能，在利用测试机台测试时，需测试机台配置芯片启用loopback功能，并实时抓取状态寄存器，通过比对判断芯片运行功能是否正常。因此上述方法还可以包括启动芯片的loopback功能的步骤。
步骤s104，根据同步信号采集端口输出的参数数据。
测试机台在对芯片进行测试时，与被测试的芯片处于连接状态，其中包括与高速端口和数字io引脚连接。在测试高速端口参数时，利用同步机制，芯片在发送数据的同时将同步信号发送至数字io引脚上，测试机台可根据此同步信号开始抓取高速端口信号数据，完成参数测试。上述参数可以包括例如时间，相位，电压电流等电参数。
采集参数数据的步骤可以按照如下方式执行：
(1)测试机台接收同步信号，并根据同步信号确定接收参数数据的起始时间。芯片输出的同步信号可以是持续也可以定时发送。测试机台可以根据预先设置的规则，从该同步信号中提取与该规则相符的时间点，例如信号的上升沿、下降沿或者高电平、低电平等对应的时间点，也可以是该时间点之后经过一段预定时间后的时间点，将上述时间点确定为接收参数数据的起始时间。
(2)测试机台按照起始时间抓取端口输出的参数数据。
在确定该起始时间后，测试机台即可根据该起始时间对告诉端口输出的数据进行抓取，从而可以得到该端口输出的参数数据。
步骤s106，扫描数字io获取状态寄存器的状态数据。
由于在测试模式下，已将状态寄存器映射至数字io引脚，该数字io引脚也可以复用，可直接扫描数字io引脚查看芯片状态，无需再读取内部寄存器，可大大提高测试速率。
步骤s108，分别根据参数数据和状态数据确定芯片是否工作正常。
在获得参数数据和状态数据后，分别判断该参数数据和状态数据是否正常，以确定芯片的质量。可以通过比较参数数据与端口参数阈值确定芯片是否工作正常，并通过比较状态数据与芯片正常状态确定芯片是否工作正常。在上述两项均工作正常时，确定芯片质量合格。
本发明实施例提供的上述方法，在测试模式下输出同步信号以及将芯片的状态寄存器映射至数字io，测试机台可根据此同步信号抓取高速端口参数数据，完成参数测试；并且可以直接扫描数字io引脚查看芯片状态，无需再读取内部寄存器，降低测试难度和减少测试时间。
实施例2
本发明实施例提供了一种芯片测试方法，以测试serdes芯片为例进行说明，参见图2所示的一种芯片测试方法的流程图，包括如下步骤：
步骤s202，在serdes芯片中增加测试模式。在测试模式下，serdes芯片可以输出同步信号，且serdes芯片的状态寄存器已映射至数字io。
在芯片设计时，增加数据同步触发模块，可在高速端口输出数据的同时输出一个同步信号；增加芯片状态寄存器片与数字io引脚映射关系，同时保留原有的寄存器查看方式。
上述增加的设计是为了方便芯片测试，在芯片使用时不能影响外部数字io的使用，也就是在正常工作情况下，数据同步模块不能工作，状态寄存器不能映射到数字io上，因此需将正常工作情况和测试情况分开设计，在芯片设计时同时增加芯片工作模式控制设计，定义测试模式和正常工作模式。在测试模式下，可将内部状态寄存器反馈到数字io引脚，将端口的时钟同步信号也反馈到io引脚上；在正常工作模式下，数据同步模块不使能，芯片状态寄存器只能依照原有设计查看。
步骤s204，连接测试机台与serdes芯片。
步骤s206，测试机台启动serdes芯片的测试模式及loopback功能。
测试机台配置serdes芯片进入测试模式并启用loopback功能。
步骤s208，测试机台根据同步信号采集端口输出的参数数据。
在测试高速端口参数时，利用高速端口的数据同步机制，参见图3所示的测试模式的原理示意图，数据传输端口在向高速输出模拟引脚输出数据的同时，将触发信号也给到数字io引脚上，测试机台可根据此同步信号开始抓取高速端口信号数据，完成参数测试。
通过增加测试模式，将高速端口数据同步信号和芯片运行状态直接映射到芯片的数字io引脚上，可大大提高测试机台的测试效率，降低测试难度和减少测试时间。
步骤s210，扫描数字io获取状态寄存器的状态数据。
在loopback功能测试时，配置完成芯片后芯片启动loopback功能，可直接扫描数字io引脚查看芯片状态，无需再读取内部寄存器，可大大提高测试速率。
步骤s212，分别根据参数数据和状态数据确定芯片是否工作正常。
在获得上述数据后判断芯片是否正常工作可以参见上述实施例的内容，在此不再赘述。
本发明实施例提供的上述方法，serdes芯片在测试模式下可以输出同步信号以及将芯片的状态寄存器映射至数字io，测试机台可根据此同步信号抓取高速端口参数数据，完成参数测试；并且可以直接扫描数字io引脚查看芯片状态，无需再读取内部寄存器，降低测试难度和减少测试时间。
实施例3
本发明实施例提供了一种基于同步设计的芯片，芯片预先设置有测试模式；参见图4所示的芯片的结构示意图，该芯片包括：数据同步触发模块10，用于在测试模式下输出同步信号；映射模块20，用于在测试模式下将芯片的状态寄存器映射至数字io。
本发明实施例还提供了一种设计芯片的方法，包括：在芯片中增加测试模式；在测试模式下，芯片输出同步信号，且芯片的状态寄存器映射至数字io。
本发明实施例提供的基于同步设计的芯片和设计芯片的方法，与上述实施例提供的芯片测试方法具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。
实施例4
本发明实施方式提供了一种芯片测试装置，图5示出了本发明实施例提供的一种芯片测试装置的结构框图，该芯片预先设置有测试模式；该装置包括：
测试模式启动模块51，用于启动芯片的测试模式；在测试模式下，芯片输出同步信号，且芯片的状态寄存器映射至数字io；
参数数据获取模块52，用于根据同步信号采集端口输出的参数数据；
状态数据获取模块53，用于扫描数字io获取状态寄存器的状态数据；
测试模块54，用于分别根据参数数据和状态数据确定芯片是否工作正常。
参见图6所述的芯片测试装置的结构框图，上述装置还包括：loopback功能启动模块61，用于启动芯片的loopback功能。
上述参数数据获取模块还用于：接收同步信号，并根据同步信号确定接收桉树数据的起始时间；按照起始时间抓取端口输出的参数数据。
上述测试模块还用于包括：通过比较参数数据与端口参数阈值确定芯片是否工作正常；通过比较状态数据与芯片正常状态确定芯片是否工作正常。
本公开实施方式提供的芯片测试装置，与上述实施方式提供的芯片测试方法具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。
本实施例还提供了一种机器可读存储介质，机器可读存储介质存储有机器可执行指令，机器可执行指令在被处理器调用和执行时，机器可执行指令促使处理器实现上述实施例提供的方法。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
另外，在本发明各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-onlymemory)、随机存取存储器(ram，randomaccessmemory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序，也不能理解为指示或暗示相对重要性。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。