一种芯片测试的方法、装置、芯片及计算机存储介质与流程

本文涉及但不限于片上系统领域，尤指一种芯片测试的方法、装置、芯片及计算机存储介质。

背景技术：

片上系统(soc)芯片是信息系统核心的集成芯片，将系统关键部件(如微处理器、模拟知识产权(ip)核、数字ip核、存储器等)集成在一块芯片上，对外开放多种不同类型的外设接口(如通用串行总线(usb)、通用输入输出(gpio)、通用同步/异步串行接收/发送器(usart)、串行外设接口(spi)等)。soc芯片在设计、制造、封装、晶圆(cp)测试完成后，在一些应用场景，需要在功能测试(ft)阶段通过soc芯片外设usb接口进行下载数据和/或功能验证工作，本文后续将这一阶段的soc芯片简称为待测试soc芯片，待测试soc芯片连接有usb接口，后续不再说明。

在编写pc机测试程序时，一般采用windows操作系统的个人电脑/智能卡(pc/sc)的应用程序编程接口(api)对待测试soc芯片进行访问操作，为了提高测试效率，需要一次对多个待测试soc芯片同时测试，也就是并行测试；但是，调用pc/sc协议(pc/sc协议是由微软公司与世界其它智能卡厂商组成的pc/sc工作组提出的，利用pc/sc的api，可以通过智能卡读写设备访问智能卡)的api的scardlistreaders函数(scardlistreaders函数为本领域技术人员公知的函数)获取连接到当前系统的待测试soc芯片名称列表时，会返回多个标识不同的待测试soc芯片的名称，因为待测试的soc芯片类型相同，所以为了唯一标识一个待测试soc芯片设备，pc/sc资源管理器会根据待测试soc芯片上电顺序不同，自动的在每个待测试soc芯片名称后面追加0、1、2、3等数字序号；而待测试soc芯片的上电顺序是随机的，所以在pc机测试程序中无法根据追加在待测试soc芯片名称后的数字序号无法定位待测试soc芯片所在的实际物理位置，因此，无法对待测试soc芯片进行并行测试。一些技术人员针对上述并行测试问题提出了相应的解决方案，包括：基于网口的多网址(site)测试方案和基于自动试验设备(ate)自动化测试设备的多site测试方案；其中，基于网口的多site测试方案，需要增设网口路由器和与对应于各待测试soc芯片的微控制单元，成本较高；基于自动试验设备(ate)自动化测试设备的多site测试方案，可以对soc芯片进行大规模、多向量的并行测试。但是ate设备一般成本较高，租借的费用一般按小时收费，所以一般在大规模、较复杂的测试中使用；对于简单的、测试向量较少的需求来讲，使用ate测试设备会大大提高成本。

技术实现要素：

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本发明实施例提供一种芯片测试的方法、装置、芯片及计算机存储介质，能够为并行测试提供技术基础。

本发明实施例提供了一种芯片测试的方法，包括：

待测试片上系统soc芯片通过接口建立测试连接时，发送预先配置的对应于接口位置的位置编码信息到soc芯片；

接收待测试soc芯片根据位置编码信息生成的电平信号；

根据接收到的电平信号确定待测试soc芯片连接的接口位置，并建立在前获取的待测试soc芯片名称与确定的待测试soc芯片连接的接口位置的对应关系。

可选的，所述发送预先配置的对应于接口位置的位置编码信息到soc芯片包括：

将预先配置的对应于接口位置的位置编码信息，发送到soc芯片的通用输入输出gpio接口，以使gpio接口根据接收到的位置编码信息生成所述电平信号。

可选的，所述接收待测试soc芯片根据位置编码信息生成的电平信号之前，所述方法还包括：

发送预先设置的获取所述电平信号的应用协议数据单元apdu命令，以触发所述待测试soc芯片中的引导加载程序bootloader根据接收到的apdu命令获取并发送所述电平信号。

可选的，所述发送预先配置的对应于接口位置的位置编码信息到soc芯片之前，所述方法还包括：

通过编码器及与所述接口连接的管脚，输入所述位置编码信息；或，

通过预设在所述接口的存储介质存储所述位置编码信息。

另一方面，本发明实施例还提供一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行上述芯片测试的方法。

再一方面，本发明实施例还提供一种芯片测试的方法，包括：

待测试片上系统soc芯片接收位置编码信息；

待测试soc芯片根据接收的位置编码信息生成电平信号；

其中，所述位置编码信息包括：预先配置的对应于接口位置的编码信息；所述电平信号用于确定待测试soc芯片连接的接口的位置。

可选的，所述待测试soc芯片接收位置编码信息包括：

待测试soc芯片的通用输入输出gpio接口接收所述位置编码信息；

可选的，所述待测试soc芯片根据接收的位置编码信息生成电平信号之后，所述方法还包括：

接收预先设置的应用协议数据单元apdu命令，并根据接收的apdu命令，触发引导加载程序bootloader获取并输出所述电平信号。

还一方面，本发明实施例还提供一种芯片测试的装置，包括：第一发送单元、第一接收单元和处理单元；其中，

第一发送单元用于：待测试片上系统soc芯片通过接口建立测试连接时，发送预先配置的对应于接口位置的位置编码信息到soc芯片；

第一接收单元用于：接收待测试soc芯片根据位置编码信息生成的电平信号；

处理单元用于：根据接收到的电平信号确定待测试soc芯片连接的接口位置，并建立在前获取的待测试soc芯片名称与确定的待测试soc芯片连接的接口位置的对应关系。

可选的，所述第一发送单元具体用于：

将预先配置的对应于接口位置的位置编码信息，发送到soc芯片的通用输入输出gpio接口，以使gpio接口根据接收到的位置编码信息生成所述电平信号。

可选的，所述装置还包括命令单元，用于：

发送预先设置的获取所述电平信号的应用协议数据单元apdu命令，以触发所述待测试soc芯片中的引导加载程序bootloader根据接收到的apdu命令获取并发送所述电平信号。

还一方面，本发明实施例还提供一种芯片，包括：第二接收单元和生成单元；其中，

第二接收单元用于：接收位置编码信息；

生成单元用于：根据接收的位置编码信息生成电平信号；

其中，所述位置编码信息包括：预先配置的对应于接口位置的编码信息；所述电平信号用于确定待测试soc芯片连接的接口的位置。

可选的，所述第二接收单元具体用于：

通过通用输入输出gpio接口接收所述位置编码信息；

可选的，所述芯片还包括命令处理单元，用于：

接收预先设置的应用协议数据单元apdu命令，并根据接收的apdu命令，触发引导加载程序bootloader获取并输出生成单元生成的所述电平信号。

与相关技术相比，本申请技术方案包括：待测试片上系统(soc)芯片通过接口建立测试连接时，发送预先配置的对应于接口位置的位置编码信息到soc芯片；接收待测试soc芯片根据位置编码信息生成的电平信号；根据接收到的电平信号确定待测试soc芯片连接的接口位置，并建立在前获取的待测试soc芯片名称与确定的待测试soc芯片连接的接口位置的对应关系。本发明实施例实现了待测试soc芯片连接接口的位置确定，为并行测试提供了技术基础。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本发明实施例芯片测试的方法的流程图；

图2为本发明另一可选实施例芯片测试的方法的流程图；

图3为本发明实施例芯片测试的装置的结构框图；

图4为本发明实施例芯片的结构框图；

图5为本发明应用示例测试系统的结构框图；

图6为本发明应用示例测试的方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图1为本发明实施例芯片测试的方法的流程图，如图1所示，包括：

步骤101、待测试片上系统(soc)芯片通过接口建立测试连接时，发送预先配置的对应于接口位置的位置编码信息到soc芯片；

可选的，本发明实施例，所述发送预先配置的对应于接口位置的位置编码信息到soc芯片包括：

将预先配置的对应于接口位置的位置编码信息，发送到soc芯片的通用输入输出gpio接口，以使gpio接口根据接收到的位置编码信息生成所述电平信号。

步骤102、接收待测试soc芯片根据位置编码信息生成的电平信号；

可选的，所述接收待测试soc芯片根据位置编码信息生成的电平信号之前，本发明实施例方法还包括：

发送预先设置的获取所述电平信号的应用协议数据单元apdu命令，以触发所述待测试soc芯片中的引导加载程序bootloader根据接收到的apdu命令获取并发送所述电平信号。

步骤103、根据接收到的电平信号确定待测试soc芯片连接的接口位置，并建立在前获取的待测试soc芯片名称与确定的待测试soc芯片连接的接口位置的对应关系。

需要说明的是，本发明实施例接口包括usb接口；此外，本发明实施例接口位置不同时，位置编码信息不同。

可选的，发送预先配置的对应于接口位置的位置编码信息到soc芯片之前，本发明实施例方法还包括：

通过编码器及与所述接口连接的管脚，输入所述位置编码信息；或，

通过预设在所述接口的存储介质存储所述位置编码信息。

与相关技术相比，本申请技术方案包括：待测试片上系统(soc)芯片通过接口建立测试连接时，发送预先配置的对应于接口位置的位置编码信息到soc芯片；接收待测试soc芯片根据位置编码信息生成的电平信号；根据接收到的电平信号确定待测试soc芯片连接的接口位置，并建立在前获取的待测试soc芯片名称与确定的待测试soc芯片连接的接口位置的对应关系。本发明实施例在降低成本的前提下，实现了待测试soc芯片连接接口的位置确定，为并行测试提供了技术基础。

本发明实施例还提供一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行上述芯片测试的方法。

图2为本发明另一可选实施例芯片测试的方法的流程图，如图2所示，包括：

步骤201、待测试片上系统soc芯片接收位置编码信息；

可选的，本发明实施例待测试soc芯片接收位置编码信息包括：

待测试soc芯片的通用输入输出gpio接口接收所述位置编码信息；

步骤202、待测试soc芯片根据接收的位置编码信息生成电平信号；

其中，所述位置编码信息包括：预先配置的对应于接口位置的编码信息；所述电平信号用于确定待测试soc芯片连接的接口的位置。

需要说明的是，本发明实施例接口包括usb接口；此外，本发明实施例接口位置不同时，位置编码信息不同。

可选的，待测试soc芯片根据接收的位置编码信息生成电平信号之后，本发明实施例方法还包括：

接收预先设置的应用协议数据单元apdu命令，并根据接收的apdu命令，触发引导加载程序bootloader获取并输出所述电平信号。

与相关技术相比，本申请技术方案包括：待测试片上系统(soc)芯片通过接口建立测试连接时，发送预先配置的对应于接口位置的位置编码信息到soc芯片；接收待测试soc芯片根据位置编码信息生成的电平信号；根据接收到的电平信号确定待测试soc芯片连接的接口位置，并建立在前获取的待测试soc芯片名称与确定的待测试soc芯片连接的接口位置的对应关系。本发明实施例在降低成本的前提下，实现了待测试soc芯片连接接口的位置确定，为并行测试提供了技术基础。

图3为本发明实施例芯片测试的装置的结构框图，如图3所示，包括：第一发送单元、第一接收单元和处理单元；其中，

第一发送单元用于：待测试片上系统soc芯片通过接口建立测试连接时，发送预先配置的对应于接口位置的位置编码信息到soc芯片；

可选的，本发明实施例第一发送单元具体用于：

将预先配置的对应于接口位置的位置编码信息，发送到soc芯片的通用输入输出gpio接口，以使gpio接口根据接收到的位置编码信息生成所述电平信号。

第一接收单元用于：接收待测试soc芯片根据位置编码信息生成的电平信号；

处理单元用于：根据接收到的电平信号确定待测试soc芯片连接的接口位置，并建立在前获取的待测试soc芯片名称与确定的待测试soc芯片连接的接口位置的对应关系。

需要说明的是，本发明实施例接口包括usb接口；此外，本发明实施例接口位置不同时，位置编码信息不同。

可选的，本发明实施例装置还包括命令单元，用于：

发送预先设置的获取所述电平信号的应用协议数据单元apdu命令，以触发所述待测试soc芯片中的引导加载程序bootloader根据接收到的apdu命令获取并发送所述电平信号。

图4为本发明实施例芯片的结构框图，如图4所示，包括：第二接收单元和生成单元；其中，

第二接收单元用于：接收位置编码信息；

生成单元用于：根据接收的位置编码信息生成电平信号；

其中，所述位置编码信息包括：预先配置的对应于接口位置的编码信息；所述电平信号用于确定待测试soc芯片连接的接口的位置。

需要说明的是，本发明实施例接口包括usb接口；此外，本发明实施例接口位置不同时，位置编码信息不同。

可选的，本发明实施例第二接收单元具体用于：

通过通用输入输出gpio接口接收所述位置编码信息；

可选的，本发明实施例芯片还包括命令处理单元，用于：

接收预先设置的应用协议数据单元apdu命令，并根据接收的apdu命令，触发引导加载程序bootloader获取并输出生成单元生成的所述电平信号。

以下通过应用示例对本发明实施例方法进行清楚详细的说明，应用示例仅用于陈述本发明，并不用于限定本发明的保护范围。

图5为本发明应用示例测试系统的结构框图，如图5所示，测试系统包括：进行测试的pc机，pc机上安装有测试程序，待测试的soc芯片设置在soc芯片电路转接装置内，待测试的soc芯片设置有usb接口，与usb集线器(hub)连接，设置有通用输入输出(gpio)管脚，用于根据接收到的位置编码信息，生成电平信号；

本发明应用示例，测试系统通过通用接口总线(gpib)与机械手连接，机械手上安装有控制程序，机械手控制程序对soc芯片发送测试触发命令，测试完成后返回测试结果；

本发明应用示例机械手控制程序，用于实现以下功能：

通过gpib接口与pc机测试程序通信，发送对soc芯片测试触发命令，接收测试完成结果信息；测试前，控制机械手将待测试的soc芯片放到指定的电路信号转接装置中；测试后，控制机械手将待测试的soc芯片放到不同的bin区(根据测试结果)；

机械手，通过机械传动，将待测试的soc芯片放到指定的电路信号转接装置中；

待测试的soc芯片电路转接装置，提供待测试soc芯片到pc机之间的电路物理连接；提供唯一位置信息(通过对gpio引脚高低电平组合编码)；

待测试soc芯片中的bootloader，在晶圆(cp)测试阶段内置到待测试soc芯片中，用于下载数据到待测试soc芯片；发送待测试soc芯片连接的接口位置到pc机控制程序。

图6为本发明应用示例测试的方法流程图，如图6所示，包括：

步骤601、机械手控制程序控制机械手将待测试soc芯片放置到实际物理位置编号分别为0、1、2、3的电路信号转接装置中；

步骤602、机械手控制程序通过gpib通道触发pc机测试程序开始对指定位置编号的soc芯片进行测试；

步骤603、pc机测试程序获取待测试soc芯片的名称列表；具体的，可以包括：pc机测试程序调用pc/sc接口api(scardlistreaders)获取当前windows系统的待测试soc芯片的名称列表(为方便后续流程描述，假设列表为：reader0、reader1、reader2、reader3)；

步骤604、pc机测试程序连接其中一个待测试soc芯片，并给待测试soc芯片发送获取接口位置的应用协议数据单元(apdu)命令；例如，调用pc/sc接口(scardconnect)，连接读卡器名称为reader0的soc芯片；本发明应用示例apdu命令可以是协议定义好后未被使用的命令。

步骤605、待测试soc芯片内的bootloader程序，读取待测试soc芯片根据位置编码信息生成的gpio电平信号；

步骤606、bootloader程序，向pc机测试程序返回电平信号；

步骤607、pc机测试程序建立待测试soc芯片的名称与待测试soc芯片连接的接口的位置的对应关系；本发明应用示例，根据位置编码信息标识各接口，待测试soc芯片通过接口与pc机连接时，待测试soc芯片接收到对应于接口位置的位置编码信息，待测试soc芯片的gpio管脚根据位置编码信息生成电平信号，因此电平信号可以确定待测试soc芯片连接的接口；

本发明应用示例基于步骤604～607，实现所有待测试soc芯片的接口位置与待测试soc芯片的名称的对应关系。

步骤608、pc机测试程序创建与待测试soc芯片个数相同的线程，在各线程上分别对并行的各soc待测试芯片进行测试；

步骤609、pc机测试程序返回待测试soc芯片测试结果给handler控制程序。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件(例如处理器)完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的每个模块/单元可以采用硬件的形式实现，例如通过集成电路来实现其相应功能，也可以采用软件功能模块的形式实现，例如通过处理器执行存储于存储器中的程序/指令来实现其相应功能。本发明不限制于任何特定形式的硬件和软件的结合。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。