一种计算机智能控制芯片的制作方法

文档序号:9139399阅读:353来源:国知局
一种计算机智能控制芯片的制作方法
【技术领域】
[0001]本实用新型涉及控制芯片技术领域,具体涉及一种计算机智能控制芯片。
【背景技术】
[0002]传统的计算机通信芯片结构比较复杂,而且像8237、8274、82530等非智能芯片作为通信控制器的网卡还需要附加CPU、中断控制器、同步时钟提取电路、编码器等多个集成电路,电路设计相当复杂,通信速率难以提高,因此需要设计一种智能控制芯片,以提高通信效率。
【实用新型内容】
[0003]为解决上述问题,本实用新型提供了一种计算机智能控制芯片,结构简单,系统可靠性高,通信速率高,实用性强,抗干扰能力强。
[0004]为实现上述目的,本实用新型采取的技术方案为:一种计算机智能控制芯片,包括外部RAM、CPU、GSC控制器、GSC、编码器、锁相回路、DMA控制器、内部RAM和内部数据总线,CPU分别与外部RAM和GSC控制器相连,GSC控制器与GSC相连,GSC与编码器、锁相回路相连,编码器、锁相回路均与外部串行总线相连,GSC通过TFIFO及RFIFO与内部数据总线相连,内部数据总线还分别与CPU、DMA控制器、内部RAM相连,外部RAM还与DMA控制器相连。
[0005]作为优选,所述的CPU为单片机,其与计算机主机相连。
[0006]本实用新型具有以下有益效果:本实用新型的芯片为用户提供了一个可实现多种通信规程的高速通信串口 GSC (GlobalSerialChannel),在程序控制下可实现CSMA/⑶、HDLC/SDLC和用户自定义的规程,功能很强;结构简单,系统可靠性高,通信速率高,实用性强,抗干扰能力强。
【附图说明】
[0007]图1为本实用新型的结构示意图。
【具体实施方式】
[0008]为了使本实用新型的目的及优点更加清楚明白,以下结合实施例对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
[0009]如图1所示,本实用新型实施例提供了一种计算机智能控制芯片,包括外部RAM1、CPU2、GSC控制器3、GSC4、编码器5、锁相回路6、DMA控制器7、内部RAM8和内部数据总线9,CPU2分别与外部RAMl和GSC控制器3相连,GSC控制器3与GSC4相连,GSC4与编码器5、锁相回路6相连,编码器5、锁相回路6均与外部串行总线相连,GSC4通过TFIFO及RFIFO与内部数据总线9相连,内部数据总线9还分别与CPU2、DMA控制器7、内部RAM8相连,外部RAMl还与DMA控制器7相连。
[0010]值得注意的是,所述的CPU2为单片机,其与计算机主机相连。
[0011]本【具体实施方式】的GSC可实现GSC发送缓冲寄存器(TF1-FO)与外部数据总线之间的快速数据交换,在外同步方式下,串口速率高达2.4Mb/s,在内同步时,也可达到1.5Mb/s。另外,除了用传统的CPU中断方式将待发数据(外部RAM或内部RAM中)送入TFIF0,152还提供了 DMA方式,可快速连续地将待发数据送入TFIF0,克服了 CPU方式中受CPU处理速度限制,而产生的发送欠载问题。同样,GSC也可将外部串行数据,快速转换为并行数据送入GSC接收缓冲寄存器(RFIFO),利用DMA可解决接收负载问题,实现高速数据接收。
[0012]以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
【主权项】
1.一种计算机智能控制芯片,其特征在于,包括外部RAM(I)、CPU (2)、GSC控制器(3)、GSC(4)、编码器(5)、锁相回路(6)、DMA控制器(7)、内部RAM⑶和内部数据总线(9),CPU(2)分别与外部RAMl和GSC控制器(3)相连,GSC控制器(3)与GSC(4)相连,GSC(4)与编码器(5)、锁相回路(6)相连,编码器(5)、锁相回路(6)均与外部串行总线相连,GSC(4)通过TFIFO及RFIFO与内部数据总线(9)相连,内部数据总线(9)还分别与CPU (2)、DMA控制器(7)、内部RAM⑶相连,外部RAM⑴还与DMA控制器(7)相连。2.根据权利要求1所述的一种计算机智能控制芯片,其特征在于,所述的CPU(2)为单片机,其与计算机主机相连。
【专利摘要】本实用新型公开了一种计算机智能控制芯片。它包括外部RAM、CPU、GSC控制器、GSC、编码器、锁相回路、DMA控制器、内部RAM和内部数据总线,CPU分别与外部RAM和GSC控制器相连,GSC控制器与GSC相连,GSC与编码器、锁相回路相连,编码器、锁相回路均与外部串行总线相连,GSC通过TFIFO及RFIFO与内部数据总线相连,内部数据总线还分别与CPU、DMA控制器、内部RAM相连,外部RAM还与DMA控制器相连。本实用新型结构简单,系统可靠性高,通信速率高,实用性强,抗干扰能力强。
【IPC分类】G06F15/78
【公开号】CN204808316
【申请号】CN201520419697
【发明人】潘继强
【申请人】陕西理工学院
【公开日】2015年11月25日
【申请日】2015年6月13日
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1