一种信号处理机、雷达系统及信号处理方法与流程

本申请涉及雷达检测技术领域，特别是涉及一种信号处理机、雷达系统及信号处理方法。

背景技术：

机场场面异物检测是机场安防建设中的一个重要环节。机场跑道异物时常造成非常严重的危害，例如，机场跑道上的异物很可能被飞机发动机吸入，导致发动机失效，造成事故，或者干扰影响飞行员的视野。目前我国机场都是靠人工巡视跑道、靠人眼搜寻异物，这种方法效率低、可靠性差，并且较多地占用了宝贵的跑道使用时间，导致航班次数被迫减少。

目前，存在利用摄像头等光学设备对跑道异物进行探测的方法，但这种探测方式极易受天气条件和光照的影响，在夜晚或是恶劣天气情况下检测性能下降，并且不能发现颜色相近的异物。

技术实现要素：

基于上述问题，本申请提供了一种信号处理机、雷达系统及信号处理方法，以提供一种抗天气条件和光照条件干扰的雷达系统，实现对场面异物的高效检测。

本申请实施例公开了如下技术方案：

本申请第一方面，提供一种信号处理机，应用于待测区域的异物检测，所述信号处理机包括：

现场可编程门阵列fpga，所述fpga集成有arm处理器；

所述fpga，用于对来自射频系统的雷达回波信号进行预处理，获得预处理后的信号；所述射频系统用于向所述待测区域发送雷达探测信号，并接收所述雷达探测信号对应的所述雷达回波信号，以及向所述信号处理机发送所述雷达回波信号；

所述arm处理器，用于根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果；所述杂波图为根据所述待测区域不包含异物时的雷达扫描数据生成。

可选地，所述arm处理器挂接有第一存储器和第二存储器；所述第一存储器与所述arm处理器通过第一串行外设接口通信，所述第二存储器与所述arm处理器通过第二串行外设接口通信；

所述第一存储器，用于存储所述fpga的程序和所述arm处理器的程序；所述fpga，还用于从所述第一存储器读取所述fpga的程序，并执行所述fpga的程序以实现对所述信号处理机的逻辑控制和对所述雷达回波信号的预处理；所述arm处理器，还用于从所述第一存储器读取所述arm处理器的程序，并执行所述arm处理器的程序以根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果；

所述第二存储器，用于存储所述杂波图。

可选地，信号处理机还包括：模数转换器adc和直接数字式频率合成器dds；

所述adc与所述fpga通过第三串行外设接口通信；

所述dds与所述fpga通过第四串行外设接口通信；

所述fpga，还用于控制选择所述adc和所述dds的工作模式，以及为所述adc和所述dds配置工作参数；

所述dds，用于根据所述fpga的控制向所述射频系统发送线性调频信号，以使所述射频系统根据所述线性调频信号向所述待测区域发送所述雷达探测信号；

所述adc，用于对所述雷达回波信号进行采样获得数字信号，并向所述fpga发送所述数字信号；

所述fpga，具体用于对所述信号处理机进行逻辑控制，以及对所述数字信号进行预处理，获得所述预处理后的信号。

可选地，所述fpga挂接有第三存储器；

所述fpga，用于将所述预处理后的信号传输至所述第三存储器；

所述第三存储器，用于存储所述预处理后的信号；

所述arm处理器，具体用于从所述第三存储器读取所述预处理后的信号，根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果；将所述异物检测结果上传至服务器。

可选地，所述信号处理机还包括：第一时钟芯片，第二时钟芯片和晶振；

所述第一时钟芯片，用于为所述adc、所述dds和所述fpga提供同步时钟信号；

所述第二时钟芯片，用于为所述arm处理器和所述第三存储器提供工作时钟信号；

所述晶振，用于为所述fpga提供工作时钟信号。

可选地，信号处理机还包括：fpga电源，adc电源，dds电源，第一时钟芯片电源和第二时钟芯片电源。

可选地，信号处理机还包括：复位芯片和/或复位按键；

所述复位芯片，用于监控所述信号处理机中电源的上电情况，当所有电源启动后，向所述fpga发送第一上电复位信号；

所述复位按键，用于响应用户的操作触发，向所述fpga发送第二上电复位信号；

所述fpga，还用于根据接收到的所述第一上电复位信号或所述第二上电复位信号，控制所有芯片复位。

可选地，所述arm处理器包括第一arm和第二arm；其中，所述第一arm用于运行以太网驱动，以便所述信号处理机通过所述以太网向服务器上传所述异物检测结果；所述第二arm用于执行逻辑运算，根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果。

本申请第二方面，提供一种雷达系统，应用于待测区域的异物检测，所述系统包括：前述第一方面提供的信号处理机，还包括：射频系统；

所述射频系统，用于向所述待测区域发送雷达探测信号，并接收所述雷达探测信号对应的所述雷达回波信号，以及向所述信号处理机发送所述雷达回波信号；

所述信号处理机，用于对所述雷达回波信号进行处理，获得所述待测区域的异物检测结果。

本申请第三方面，提供一种信号处理方法，应用于待测区域的异物检测，所述方法包括：

利用信号处理机的fpga对来自射频系统的雷达回波信号进行预处理，获得预处理后的信号；所述射频系统用于向所述待测区域发送雷达探测信号，并接收所述雷达探测信号对应的所述雷达回波信号，以及向所述信号处理机发送所述雷达回波信号；所述fpga集成有arm处理器；

利用所述arm处理器根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果；所述杂波图为根据所述待测区域不包含异物时的雷达扫描数据生成。

相较于现有技术，本申请具有以下有益效果：

本申请实施例提供的雷达系统应用于待测区域的异物检测，雷达系统包括信号处理机，还包括射频系统。其中，射频系统用于向待测区域发送雷达探测信号，并接收雷达探测信号对应的雷达回波信号，以及向信号处理机发送雷达回波信号。信号处理机用于对所述雷达回波信号进行处理，获得所述待测区域的异物检测结果。该雷达系统对待测区域的异物进行检测时，不受天气条件和光照条件的影响，即便天气恶劣或光照不足，依然能够高效、准确地探测出待测区域内的异物，因此，探测可靠性非常高，有效提高了待测区域的安全性。

信号处理机具体包括：现场可编程门阵列fpga，fpga上集成有arm处理器。其中，fpga负责对信号处理机进行逻辑控制，以及对来自射频系统的雷达回波信号进行预处理，获得预处理后的信号；arm处理器负责根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得待测区域的异物检测结果。信号处理机中采用fpga与arm处理器相结合的方式实现对雷达回波信号的处理，节约了信号处理机的成本，从而有利于该信号处理机与雷达系统的工程化实现和应用。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种雷达系统的结构示意图；

图2为本申请实施例提供的一种信号处理机的结构示意图；

图3为本申请实施例提供的另一种信号处理机的结构示意图；

图4为本申请实施例提供的一种信号处理方法的流程图；

图5为本申请实施例提供的另一种信号处理方法的流程图。

具体实施方式

正如前文描述，目前一些对安全性具有较高要求的场景通常可以采用人工方法或光学设备探测的方法实现异物检测，以保证场景内的安全性，但是这两种方法各自存在缺陷。人工方法效率低下，可靠性差；光学设备探测方法容易受到天气条件和光照条件的干扰，在天气条件或光照条件恶劣的前提下，难以实现对异物的准确探测，从而可靠性存在波动性。

基于此问题，发明人经过研究，提供了一种雷达系统。该系统能够克服天气条件和光照条件的干扰影响，实现对场面异物的高效检测。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图1，该图为本申请实施例提供的一种雷达系统的结构示意图。

如图1所示，本实施例提供的雷达系统，包括：射频系统101和信号处理机102。该雷达系统用于实现待测区域的异物检测。

本实施例中，射频系统101与信号处理机102之间能够发生信号的交互传输。

射频系统101，用于向所述待测区域发送雷达探测信号，并接收所述雷达探测信号对应的所述雷达回波信号，以及向所述信号处理机发送所述雷达回波信号。

作为示例，射频系统101可以包括：发射天线、接收天线、前端子系统和中频子系统等。其中，发射天线用于向待测区域发送雷达探测信号；接收天线用于接收雷达探测信号对应的雷达回波信号。fpga控制转台旋转过程中，实现对待测区域的雷达扫描。前端子系统对接收天线接收的雷达回波信号进行初步处理获得第一中频信号。由于中频子系统可以接收前端子系统发送第一中频信号进行处理，生成第二中频信号，因此作为一种可能的实现方式，本实施例中，信号处理机102接收到的射频系统101发送的雷达回波信号，具体可以是指中频子系统向信号处理机102发送的第二中频信号。

信号处理机102，用于对所述雷达回波信号进行处理，获得所述待测区域的异物检测结果。下面结合图2对信号处理机102的结构组成进行描述。

参见图2，该图为本申请实施例提供的一种信号处理机的结构示意图。

如图2所示，信号处理机包括：现场可编程门阵列(field－programmablegatearray,fpga)，其中，fpga集成有高级精简指令集机器(advancedriscmachine,arm)处理器。在本实施例中，作为示例，fpga的型号可以为fpgaz7；arm处理器的型号可以为armcortexa9。

当然，在实际应用中，还可选用其他型号的fpga与arm处理器相互集成实现信号处理机的功能，因此此处对于fpga以及arm的具体型号不加以限定。

信号处理机中，fpga，用于对来自射频系统的雷达回波信号进行预处理，获得预处理后的信号；

arm处理器，用于根据预先生成的杂波图对所述预处理后的信号进行恒虚警率(constantfalse-alarmrate,cfar)处理，获得所述待测区域的异物检测结果。

在实际应用中，作为示例，fpga对雷达回波信号的预处理操作具体可以包括：对信号进行数字下变频、滤波、抽取、相参积累、加窗快速傅里叶变换(fastfouriertransform,fft)、复数求模方、非相参积累等。

需要说明的是，本实施例中，杂波图是雷达系统根据预先扫描当前待测区域无异物情况下的雷达扫描数据生成的。可以理解为，杂波图是检测异物的参照，根据杂波图能够更好地确定出待测区域的异物目标。arm处理器根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，具体是指，采用cfar算法将预处理的信号与杂波图进行比对。对于本领域技术人员来说，如何应用cfar算法属于比较成熟的技术，因此此处对于arm进行恒虚警率处理的具体流程不加以赘述。

arm通过根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，能够提取出待测区域中异物的相关信息，例如异物相对于雷达的距离信息和角度信息，从而可以根据异物的这些相关信息，获得待测区域的异物检测结果。用户应用该雷达系统，在雷达位置已知的前提下，根据异物检测结果包含的异物相对于雷达的距离信息和角度信息，即可高效、准确地对待测区域中的异物进行定位。

以上即为本申请实施例提供的雷达系统，该系统应用于待测区域的异物检测，对待测区域的异物进行检测时，不受天气条件和光照条件的影响，即便天气恶劣或光照不足，依然能够高效、准确地探测出待测区域内的异物，因此，探测可靠性非常高，有效提高了待测区域的安全性。

尽管可以采用数字信号处理(digitalsignalprocessing,dsp)技术实现信号处理机，但是dsp外部接口的通用性较差，导致其对雷达系统的控制不够灵活，此外，基于dsp的信号处理机往往造价昂贵。fpga拥有远胜于dsp的逻辑控制能力，但是完全依赖fpga实现信号处理机的功能的算法复杂度非常高，对片内资源要求很高，导致成本高且开发周期长，不适用于工程化实现和应用。本实施例提供的雷达系统中，信号处理机中采用fpga与arm处理器相结合的方式实现对雷达回波信号的处理，fpga具备强大的逻辑控制能力，灵活性高；arm处理器具有高速的信号处理能力，并且功耗低。相比于基于dsp的信号处理机和完全依赖fpga的信号处理机，本实施例提供的信号处理机成本较低，从而有利于该信号处理机与雷达系统的工程化实现和应用。

在前述实施例提供的信号处理机的基础上，进一步地，本申请还提供另一种信号处理机，下面结合附图进行描述和介绍。

参见图3，该图为本申请实施例提供的另一种信号处理机的结构示意图。

如图3所示，信号处理机中，arm处理器挂接有第一存储器和第二存储器。其中，第一存储器与arm处理器通过第一串行外设接口spi-1通信，第二存储器与arm处理器通过第二串行外设接口spi-2通信.

作为示例，第一存储器和第二存储器均可以是非易失性存储介质。例如，第一存储器可以是一片加载spi-flash；第二存储器可以是一片数据spi-flash。

其中，第一存储器，用于存储fpga的程序和arm处理器的程序；fpga，还用于从第一存储器读取fpga的程序，并执行fpga的程序以实现对所述信号处理机的逻辑控制和对雷达回波信号的预处理；arm处理器，还用于从第一存储器读取arm处理器的程序，并执行arm处理器的程序以根据预先生成的杂波图对预处理后的信号进行恒虚警率处理，获得待测区域的异物检测结果；

第二存储器，用于存储前文中提及的预先生成的杂波图。

在实际应用中，由于第一存储器中存储有重要的芯片运行程序，因此，为保证程序的安全和有效使用，可以将第一存储器的内部空间划分为两部分，其中一部分用于存储fpga的程序和arm处理器的程序用于正常工作使用；另一部分用于存储备份的程序，以当面临程序加载失败等问题时，fpga和arm处理器可以自动加载该部分备份的程序，保证信号处理器功能的正常使用以及雷达系统的正常运行。

此外，本实施例中信号处理机还包括具有模拟功能的芯片，用于完成adc数据采集和数据播放功能。例如图3中所示的模数转换器adc和直接数字式频率合成器dds。其中，所述adc与所述fpga通过第三串行外设接口spi-3通信；dds与所述fpga通过第四串行外设接口spi-4通信。

在本实施例中，作为示例，可以采用亚德诺半导体公司的高性能adc和高速电流型输出dds，其中，adc的模拟带宽为500mhz，单片单通道最大采样率为65msps。每片adc从包括2个通道16bit量化，有两路模拟输入，adc与fpga通过16对低压差分信号(lowvoltagedifferentialsignaling,lvds)数据线相连。dds单板支持1通道数据播放，支持12bit分辨率，单通道最高播放速度为2.4gsps。

所述fpga，还用于控制选择所述adc和所述dds的工作模式，以及为所述adc和所述dds配置工作参数。dds可以支持以下5种工作模式：单音调制、轮廓调制、数字斜率调制、并行接口调制和可编程模数模式。需要说明的是，这几种工作模式可以同时兼容，dds芯片内部有确定的优先级协议，在几种功能同时使能时，模式选择按照以下顺序执行：可编程模数模式、数字斜率调制、轮廓调制、并行接口调制。本实施例中，可以默认设定采用单音调制模式。

在实际应用中，信号处理机可以通过具有模拟功能的芯片，实现fpga与射频系统之间的信号转换和传输。在雷达扫描待测区域之前，由fpga向dds发送控制信号，dds用于根据所述fpga的控制向所述射频系统发送线性调频(linearfrequencymodulation,lfm)信号，以使所述射频系统根据所述线性调频信号向所述待测区域发送所述雷达探测信号.

雷达回波信号作为模拟类信号，可以由adc对所述雷达回波信号进行采样获得数字信号，并向所述fpga发送所述数字信号；fpga，具体对所述数字信号进行预处理，获得所述预处理后的信号。

本实施例中，fpga还可以挂载有第三存储器，fpga用于将预处理后的信号(又称：一维距离像)传输至第三存储器，由第三存储器进行存储。作为一示例，第三存储器可以选用第三代双倍数据率动态随机存取存储器(double-data-ratethreesynchronousdynamicrandomaccessmemory,ddr3sdram)。当arm处理器需要对预处理后的信号进行处理时，直接从第三存储器读取预处理后的信号，从第二存储器中读取杂波图的数据，根据杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果。

可选地，本实施例中，arm处理器获得异物检测结果后，还可以将所述异物检测结果上传至服务器。以便用户根据服务器中的异物检测结果，对待测区域内的异物进行及时清除，进而消除待测区域内的安全性隐患。

信号处理机可以划分为两个模块，分别是处理系统(processingsystem,ps)模块和可编程逻辑(programmablelogic,pl)模块。在本实施例中，fpga即为pl模块，arm处理器即为ps模块。例如，ps模块控制pl模块对来自射频系统的雷达回波信号进行预处理，获得预处理后的信号存储至第三存储器中。

参见图3，信号处理机还包括多个提供时钟信号的部分，用于为fpga和模拟类芯片提供同步时钟和工作时钟。其中包括：第一时钟芯片，第二时钟芯片和晶振。

其中，所述第一时钟芯片，用于为所述adc、所述dds和所述pl模块(即fpga)提供同步时钟信号；

所述第二时钟芯片，用于为所述ps模块(即arm处理器)和所述第三存储器提供工作时钟信号；

所述晶振，用于为所述pl模块提供工作时钟信号。

本实施例中，可以由第一时钟芯片为adc提供32mhz的时钟信号，为dds提供2.048ghz的时钟信号；为fpga提供32mhz的同步时钟信号。

另外，信号处理机还可以包括各种电源，用于为信号处理机的各个芯片提供工作用电。具体地，信号处理机包括：fpga电源，adc电源，dds电源，第一时钟芯片电源和第二时钟芯片电源。其中，fpga电源包括：ps模块、pl模块和gtx接口三个部分的电源；adc电源包括：adc核电压和数字i/o电压；dds电源包括：数字i/o电压、数字电压和模拟电压。

此外，本实施例中信号处理机还可以实现复位功能。信号处理机还可以包括：复位芯片和/或复位按键。下面分别对复位芯片和复位按键的具体功能进行描述。

复位芯片，用于监控所述信号处理机中电源的上电情况，当所有电源启动后，向所述fpga发送第一上电复位信号。该第一上电复位信号用于指示fpga控制所有芯片复位。作为一种可能的实现方式，本实施例中可以选用sm706t芯片作为复位芯片实现上述功能。

复位按键，用于响应用户的操作触发，向所述fpga发送第二上电复位信号。相似地，第二上电复位信号也用于指示fpga控制所有芯片复位。也就是说，利用该复位按键，可实现用户手动复位。

进而fpga能够根据接收到的第一上电复位信号或第二上电复位信号，向信号处理机的所有芯片发送控制信号控制各芯片复位，以满足用户的复位使用需求。

前面提到，信号处理机中fpga上集成有arm处理器。在实际应用中，对于arm处理器的具体数量不加以限定。作为示例，arm处理器可以包括：第一arm和第二arm。其中，所述第一arm具体用于运行以太网驱动，以便所述信号处理机通过所述以太网接口向服务器上传所述异物检测结果；所述第二arm具体用于执行逻辑运算，即根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果。

可以理解的是，信号处理机包括多个接口，分别实现信号处理机的对外控制、数据传输和通讯功能。具体地，包括至少5路模拟接口，分别为：2路ad输入，1路dds输出，1路参考时钟输入，1路直接时钟输入。信号处理器还包括多个对外控制接口，例如rs422接口和ttl接口。对外控制接口可以公用一个j30连接器。另外，还有两路can总线接口，用于控制信号的传输。以及一个位于arm处理器部分的千兆以太网接口，用于数据向服务器的传输。

以上提供的信号处理机均可应用于前文所述的雷达系统中，为其提供较强的信号处理能力。该信号处理机能够完成大量数据的实时处理，对执行场面异物检测的雷达系统的研究具有重要的作用。该雷达系统采用fpga作为系统以及信号处理机的架构核心，能够集成一个或多个arm，充分发挥fpga的强大逻辑控制能力、灵活性以及arm高速信号处理能力和低功耗的特点。fpag完成对雷达系统的逻辑和时序控制、信号采集、通信、传输以及信号预处理；作为内核的arm完成算法的运算和雷达回波信号的具体处理。arm核上资源较多，频率可高达2ghz，同时依然能够保持超低功耗，因此能够更高效快速地进行信号处理，并显著降低功耗。另外，整个信号处理机可采用单板集成的方式，使得数字信号机小型化，降低空间占用。

此外，fpga上挂接第三存储器，将预处理后的信号传输至第三存储器，从而arm处理器可以直接读取预处理后的信号进行进一步处理，相较于以往采用的总线，使得数据传输更快速高效。并且，在第一存储器设计了程序备份功能，当出现程序加载失败等状况时，可以直接加载备份程序，保证系统正常工作。

综合看来，相较于现有技术，采用该信号处理机能够有效降低信号处理的成本，同时有利于该信号处理机以及相关的雷达系统工程化实现，解决更多场面的异物检测问题。

基于前述实施例提供的信号处理机和雷达系统，相应地，本申请还提供一种信号处理方法，下面结合实施例和附图对该方法的具体实现进行描述和说明。

参见图4，该图为本申请实施例提供的一种信号处理方法的流程图。该方法应用于对待测区域的异物检测。

如图4所示，本实施例提供的信号处理方法，包括：

步骤401：利用信号处理机的fpga对来自射频系统的雷达回波信号进行预处理，获得预处理后的信号。

需要说明的是，本实施例中，射频系统即是指前述实施例雷达系统中的射频系统。射频系统用于向所述待测区域发送雷达探测信号，并接收所述雷达探测信号对应的所述雷达回波信号，以及向所述信号处理机发送所述雷达回波信号。

正如前述实施例中描述，fpga上集成有arm处理器。可以利用arm处理器完成步骤402中的操作。

步骤402：利用所述arm处理器根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果。

需要说明的是，本实施例中，杂波图为根据所述待测区域不包含异物时的雷达扫描数据生成。

以上即为本申请实施例提供的对雷达回波信号的信号处理方法。该方法可以具体应用于该雷达系统对待测区域的异物进行检测。该方法使用过程总，不受天气条件和光照条件的影响，即便天气恶劣或光照不足，依然能够高效、准确地获得异物检测结果，探测出待测区域内的异物相对于雷达的位置和角度，因此，探测可靠性非常高，有效提高了待测区域的安全性。

另外，该方法基于雷达系统中的信号处理机使用。该信号处理机具体包括现场可编程门阵列fpga，fpga上集成有arm处理器。其中，由fpga负责对来自射频系统的雷达回波信号进行预处理，获得预处理后的信号；由arm处理器负责根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得待测区域的异物检测结果。该信号处理机中采用fpga与arm处理器相结合的方式实现对雷达回波信号的处理，因此使用该方法进行信号处理节约了成本，从而有利于该信号处理机与雷达系统的工程化实现和应用。

为便于理解，下面结合前述实施例中提供的信号处理机的多种实现可能，结合图5中步骤501-509对基于信号处理机的另一种信号处理方法进行详细展开描述。

如图5所示，信号处理方法包括：

501：信号处理机单板通电后，晶振和第二时钟芯片分别提供工作时钟信号，启动fpga和arm处理器。

502：arm处理器从第一存储器中读取程序。

503：第一时钟芯片将射频系统提供的参考时钟进行倍频，然后再分频到fpga、adc和dds，以提供同步时钟。

504：fpga分别向电源和转台发送控制信号，雷达系统开始工作。

505：fpga通过第三串行外设接口spi-3控制选择adc的工作模式，为adc配置工作参数；fpga通过第四串行外设接口spi-4控制选择dds的工作模式，为dds配置工作参数。

506：adc对射频系统提供的雷达回波信号进行ad采样获得数字信号，然后在fpga上对数字信号进行预处理，得到预处理后的信号。

507：将预处理后的信号存储至第三存储器。

508：arm处理器从第三存储器中读取到预处理后的信号，并根据预先生成的杂波图对所述预处理后的信号进行恒虚警率处理，获得所述待测区域的异物检测结果。

509：信号处理机将异物检测结果上报服务器。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备及系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的设备及系统实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元提示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

以上所述，仅为本申请的一种具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以权利要求的保护范围为准。