用于检测基板中的布线短路的设备和方法与流程

本申请要求于2019年1月16日在韩国知识产权局提交的第10-2019-0005670号韩国专利申请的优先权的权益，该韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。

本公开涉及一种用于检测基板中的布线短路的设备和方法。

背景技术：

通常，基板可包括多个布线并且可被实现为印刷电路板(pcb)或半导体封装件。由于多个布线之间的短路导致基板的电连接关系显著偏离设计，因此可能发生包含基板的产品的故障。

在现有技术中，多个布线之间的短路通过使测量装置与布线接触的接触方法来检测。

然而，近年来，基板已经变薄并且布线已经变得更细。因此，根据接触检测方法，可能难以使测量装置与布线接触，并且在测量过程期间可能由于针的刮擦而导致二次故障。

技术实现要素：

多个布线之间的短路的检测精确度会受到短路电阻值的影响，并且会随着短路电阻值的增大而降低。

本公开的一个方面在于提供一种用于检测基板中的布线短路的设备和方法，所述设备和方法能够容易地检测具有相对高的电阻值的短路。

根据本公开的一个方面，一种用于检测基板中的布线短路的设备包括：电压源，被配置为将上升或下降的测量电压施加到基板的第一布线；多个电极，包括第一电极元件和第二电极元件，所述第一电极元件电容耦合到所述第一布线，所述第二电极元件电容耦合到所述基板的第二布线；感测电路，被配置为基于所述第一电极元件与所述第二电极元件之间的电压或电流而产生输出电压；以及处理器，被配置为在施加所述测量电压之后，基于所述输出电压的改变率来确定在所述第一布线与所述第二布线之间是否存在电阻值大于参考电阻值的短路连接。

根据本公开的另一方面，一种用于检测基板中的布线短路的方法包括：将多个电极电容耦合到基板的第一布线和第二布线；将测量电压施加到所述基板的所述第一布线；以及基于响应于施加所述测量电压的所述第一布线处的输出信号的第一时间常数与所述第二布线处的输出信号的第二时间常数之间的差，确定所述第一布线与所述第二布线之间是否存在电阻值大于参考电阻值的短路连接。在一个示例中，所述第一时间常数基于所述多个电极与所述第一布线之间的第一电容来确定，所述第二时间常数基于所述多个电极与所述第二布线之间的第二电容以及所述第一布线与所述第二布线之间的短路电阻来确定。

根据本公开的另一方面，一种用于检测基板中的布线短路的方法包括：将上升或下降的测量信号施加到基板的第一布线和第二布线中的第一布线；同时测量电容耦合到所述基板的所述第一布线的第一电极元件和电容耦合到所述基板的所述第二布线的第二电极元件中的响应信号，其中，所述响应信号响应于所述施加的测量信号；以及根据在所述第一电极元件和所述第二电极元件中同时测量的响应信号的差异来确定在所述基板的所述第一布线与所述第二布线之间是否存在短路连接。

附图说明

通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：

图1示出了根据本公开的实施例的用于检测基板的布线短路的设备；

图2是示出根据本公开的实施例的用于检测基板中的布线短路的设备的等效电路的电路图；

图3是示出根据本公开的实施例的用于检测基板中的布线短路的设备的扩展结构的等效电路的电路图；

图4a示出了在第一时间间隔[t0-t1]期间在根据本公开的实施例的用于检测基板中的布线短路的设备的第一状态下的第一布线和第二布线的电流流动；

图4b示出了在第二时间间隔[t1-t2]期间在根据本公开的实施例的用于检测基板中的布线短路的设备第二状态下的第一布线和第二布线的电流流动；

图5是示出根据本公开的实施例的用于检测基板中的布线短路的方法的流程图；

图6a是示出根据本公开的实施例的用于检测基板中的布线短路的设备和方法的第一电极元件的第一电压和第二电极元件的第二电压的曲线图；

图6b是示出根据本公开的实施例的用于检测基板中的布线短路的设备和方法的第一电极元件的第一电流的曲线图；

图6c是示出根据本公开的实施例的用于检测基板中的布线短路的设备和方法的第二电极元件的第二电流的曲线图；

图6d是示出根据本公开的实施例的用于检测基板中的布线短路的设备和方法的电路单元输入电流的曲线图；

图6e是示出根据本公开的实施例的用于检测基板中的布线短路的设备和方法的输出电压的曲线图；

图7示出了能够在根据本公开的实施例的用于检测基板中的布线短路的设备和方法中使用的基板的修改的形状；

图8是示出电子装置的示例的示意性框图；

图9是示出电子装置的示例的示意性透视图；

图10a和图10b是示出在封装之前和在封装之后的扇入型半导体封装件的示意性截面图；

图11是示出扇入型半导体封装件的封装工艺的示意性截面图；

图12是示出安装在中介基板上并最终安装在电子装置的主板上的扇入型半导体封装件的示意性截面图；

图13是示出嵌入在中介基板中并最终安装在电子装置的主板上的扇入型半导体封装件的示意性截面图；

图14是示出扇出型半导体封装件的示意性截面图；以及

图15是示出安装在电子装置的主板上的扇出型半导体封装件的示意性截面图。

具体实施方式

在下文中，将参照附图如下描述本公开的实施例。

足够详细地描述这些实施例，以使本领域的技术人员能够实践本发明。将理解的是，本发明的各种实施例虽然不同，但不一定是相互排斥的。例如，在不脱离本公开的精神和范围的情况下，本公开中的一个实施例中作为示例描述的结构、形状和尺寸可在另一示例实施例中实现。此外，在不脱离本公开的精神和范围的情况下，可对示例实施例中的元件的位置或布置做出修改。因此，以下详细描述不应被理解为限制性的意义，并且本公开的范围仅由适当解释的所附权利要求以及权利要求所赋予的等同物的全部范围来限定。在附图中，相同的元件将由相同的附图标记表示。

图1示出了根据本公开的实施例的用于检测基板的布线短路的设备。

参照图1，根据实施例的用于检测基板的布线短路的设备可包括包含电压源电路的电压施加单元110a、包含多个电极的电极单元120a、包含感测电路的电路单元130a以及包含处理器的处理单元140a，并且可检测基板10的第一布线11和第二布线12彼此是否短路。

基板10可包括其中设置有第一布线11和第二布线12的层以及设置在该层下方的绝缘层19。第一布线11和第二布线12可设置在同一层上，但第一布线11和第二布线12的设置不限于此。

电压施加单元110a包括将上升或下降的测量电压施加到基板10的第一布线11的电压源或其他信号源。电压施加单元110a的电压源可以以接触方式或非接触方式将测量电压施加到第一布线11。例如，测量电压可具有脉冲波形(pulsewaveform)、冲激波形(impulsewaveform)和阶跃波形中的至少一种。

电极单元120a包括多个电极，所述多个电极包括耦合到基板10的第一布线11的第一电极元件121a和耦合到基板10的第二布线12的第二电极元件122a。在这种情况下，“耦合”(或两个电极元件/导线被“耦合”)被定义为在彼此接触的多个导电组件之间的电连接或以小于预定间隔距离的距离相邻从而呈现不可忽略的电容的多个导电组件之间的电容性连接。例如，如果电极单元120a以接触方式或非接触方式(例如，不与第一布线11和第二布线12接触)从第一布线11和第二布线12接收电参数或电信号，那么电极单元120a可耦合到第一布线11和第二布线12。特别地，如果感测电路和处理器可检测到元件之间的电容耦合使得施加到一个元件的电信号引起另一元件中的可由感测电路和处理器检测的信号或伪像，那么两个元件可以是电容性耦合的。

例如，当第一布线11与第二布线12之间的宽度或间隔距离小时，电极单元120a可具有覆盖第一布线11和第二布线12两者的导电板的形状，并且当第一布线11与第二布线12之间的宽度或间隔距离大时，电极单元120a可具有多个导电布线的形状。

电路单元130a包括感测电路，该感测电路基于在第一电极元件121a与第二电极元件122a之间测量或检测到的电压或电流来产生输出电压。例如，电路单元130a的感测电路可测量/检测电压并对电压进行滤波以分析电压的瞬态，或者可测量/检测电流并对电流进行积分以提供电流的积分值。例如，电路单元130a的感测电路可放大电压或电流以提高处理器140a的短路确定精确度，并且可适当地控制放大增益以覆盖宽的短路电阻值。

取决于测量电压的施加，处理器或处理单元140a可基于在测量电压上升或下降之后的输出电压的改变率而产生第一短路信息，该第一短路信息与具有大于参考电阻值的电阻值的在第一布线11与第二布线12之间的短路连接对应。

第一电极元件121a的第一电压跟随施加到第一布线11的测量电压的速度基本上和第一布线11与第二布线12之间的短路无关。然而，第二电极元件122a的第二电压跟随施加到第一布线11的测量电压的速度可受第一布线11与第二布线12之间的短路电阻值影响，并且可随着短路电阻值的增大而减小。

例如，随着第一布线11与第二布线12之间的短路电阻增大，第一电极元件121a的电压改变率和第二电极元件122a的电压改变率可能进一步不平衡。

因此，输出电压首先可根据第一电极元件121a的电压改变率迅速地上升或下降，其次可根据第二电极元件122a的电压改变率缓慢地上升或下降。

当根据第一布线11与第二布线12之间的短路的电阻值大于参考电阻值时，处理器或处理单元140a可检测输出电压的缓慢上升或下降，以容易地确定第一布线11与第二布线12之间是否发生短路。

处理器140a可在包括处理器、存储器、输入装置、输出装置和通信连接的计算环境中实现。

图2是示出根据本公开的实施例的用于检测基板中的布线短路的设备的等效电路的电路图。

参照图2，根据实施例的用于检测基板中的布线短路的设备的等效电路可包括电压施加单元110b、第一电极元件121b和第二电极元件122b、电路单元130b以及处理单元140b。

电压施加单元110b可包括电压源111或其它信号源、第一输入电阻器ra1、第二输入电阻器ra2以及输入电容器ca，并且可输出测量电压vi。

第一布线11可由多个等效电阻器r11、r12、r13和r14表示，并且第一布线11与第一电极元件121b之间的电容耦合可由等效电容器c11、c12、c13和c14表示。第一电极元件121b可由等效电阻器r15表示。

在这种情况下，每个“等效电阻器”的电阻值可与第一布线11和第二布线12的长度和电阻率成比例并且与第一布线11和第二布线12的宽度成反比，并且可被定义为具有等效电阻和等效电导。

从第一布线11到第一电极元件121b的第一时间常数可通过第一等效电阻器和第一等效电容器的组合来确定，第一等效电阻器基于等效电阻器r11、r12、r13、r14和r15，第一等效电容器基于等效电容器c11、c12、c13和c14。

第二布线12可由多个等效电阻器r21、r22、r23和r24表示，并且第二布线12与第二电极元件122b之间的电容耦合可由等效电容器c21、c22、c23和c24表示。第二电极元件122b可由等效电阻器r25表示。

从第二布线12到第二电极元件122b的第二时间常数可通过第二等效电阻器和第二等效电容器的组合来确定，第二等效电阻器基于等效电阻器r21、r22、r23、r24和r25，第二等效电容器基于等效电容器c21、c22、c23和c24。

第一布线11与第二布线12之间的短路连接可由第一布线11与第二布线12之间的短路电阻值r_short表示，短路电阻值r_short基本上不影响第一时间常数但可被添加到第二时间常数的第二等效电阻器。

因此，第二时间常数与第一时间常数之间的差可随着短路电阻值r_short的增大而增大。

电路单元130a或130b的感测电路可电连接到第一电极元件121a或121b和第二电极元件122a或122b，使得输出电压vo的改变率基于第一时间常数和第二时间常数来确定，第一时间常数基于第一电极元件121a与第一布线11之间的第一电容，第二时间常数基于第二电极元件122a与第二布线12之间的第二电容以及第一布线11与第二布线12之间的短路电阻值r_short。

电路单元130b的感测电路可通过输出电阻器ro和输出电容器co接收第一电极元件121b和第二电极元件122b的电压vb。

电路单元130b的感测电路可包括放大器131、第一电阻器132、第二电阻器133和电容器134。

放大器131可具有输出端子以及第一输入端子131a和第二输入端子131b，并且输出端子可电连接到处理器140b。例如，放大器131可具有运算放大器(op-amp)结构，并且可接收与高电压电容器ch相关联的高电压vh和与低电压电容器cl相关联的低电压vl。

第一输入端子131a可对应于运算放大器op-amp的反相/负输入端子，第二输入端子131b可对应于运算放大器op-amp的非反相/正输入端子，并且第二输入端子131b可连接到地。

第一电阻器132可电连接在第一输入端子131a与第一电极元件121b和第二电极元件122b之间。

第二电阻器133可电连接在第一输入端子131a与输出端子之间。

电容器134可电连接在第一输入端子131a与输出端子之间。

因此，电路单元130b可对第一电极元件121b与第二电极元件122b之间的电压vb进行滤波，或者可对第一电极元件121b与第二电极元件122b之间的电流差值进行积分以产生输出电压vo。

输出电压vo的放大增益可基于第一电阻器132的电阻值和第二电阻器133的电阻值来调节，以提高处理单元的短路确定精确度并扩宽短路电阻值覆盖范围。

图3是示出包括根据本公开的实施例的用于检测基板中的布线短路的设备的扩展结构的等效电路的电路图。

参照图3，基板可包括第一布线11、第二布线12、第三布线13、第四布线14和第五布线15。第二布线12和第三布线13可通过第二布线12与第三布线13之间的短路连接而彼此连接，第二布线12与第三布线13之间的短路连接可由高于参考电阻值的第一短路电阻值r_short1表示，并且第四布线14和第五布线15可通过第四布线14与第五布线15之间的短路连接彼此连接，第四布线14与第五布线15之间的短路连接可由小于或等于参考电阻值的第二短路电阻值r_short2表示。

电压施加单元110b可将上升或下降的测量电压施加到第一布线11、第二布线12、第三布线13和第四布线14。

电压施加单元110b可包括具有接通/断开状态的第一开关单元，第一开关单元被控制为使得测量电压根据控制信号选择性地施加到第一布线11、第二布线12、第三布线13和第四布线14中的一个。控制信号可由处理器140b产生，并且可基于存储在处理器140b中的测量计划表(例如，接通/断开真值表、控制信号施加时间等)来产生。

第一开关单元可包括分别电连接到第一布线11、第二布线12、第三布线13和第四布线14的开关s1、s2、s3和s4。

例如，处理单元140b可产生控制信号，使得开关s1、s2、s3和s4顺序地进入接通状态，因此，处理单元140b可顺序地检测第一布线11、第二布线12、第三布线13和第四布线14是否相对于其他布线短路。

上述电极单元可包括第一电极元件121b、第二电极元件122b、第三电极元件123b、第四电极元件124b和第五电极元件125b。

第三布线13可由多个等效电阻器r31、r32、r33和r34表示，并且第三布线13与第三电极元件123b之间的电容耦合可由等效电容器c31、c32、c33和c34表示。第三电极元件123b可由等效电阻器r35表示。

第四布线14可由多个等效电阻器r41、r42、r43和r44表示，并且第四布线14与第四电极元件124b之间的电容耦合可由等效电容器c41、c42、c43和c44表示。第四电极元件124b可由等效电阻器r45表示。

第五布线15可由多个等效电阻器r51、r52、r53和r54表示，并且第五布线15与第五电极元件125b之间的电容耦合可由等效电容器c51、c52、c53和c54表示。第五电极元件125b可由等效电阻器r55表示。

电路单元130b的感测电路还可包括与第二电阻器133a并联连接的第三电阻器133b和第四电阻器133c。第三电阻器133b和第四电阻器133c中的每个的电阻值可与第二电阻器133a的电阻值不同。

电路单元130b还可包括电连接到第三电阻器133b和第四电阻器133c中的至少一个的第二开关单元，所述第二开关单元具有根据控制信号而被控制的接通/断开状态。电路单元还可包括二极管136a，二极管136a可电连接到第二电阻器133a。

施加到第一开关单元的控制信号和施加到第二开关单元的控制信号可彼此同步。第二开关单元可包括分别电连接到(例如，分别串联连接到)第三电阻器133b和第四电阻器133c的开关135b和135c。

输出电压vo的放大增益可根据开关135b和135c的接通/断开状态来调节。因此，可提高处理单元140b的短路确定精确度，并且可扩宽处理单元140b的短路电阻值覆盖范围。

图4a示出了在第一时间间隔[t0-t1]期间在根据本公开的实施例的用于检测基板中的布线短路的设备的第一状态下第一布线和第二布线的电流流动。

参照图4a，该图描绘了一种在施加的测量电压vi上升或下降时的时间点t0与第一时间点t1之间的时间t第一电极元件(例如，第一电极元件121a)的第一电流i1大于第二电极元件(例如，第二电极元件122a)的第二电流i2的说明性情况。

第一布线11的第一时间常数可以是基于第一等效电阻器r1和第一等效电容器c1的r1×c1。第二布线12的第二时间常数可以是基于第二等效电阻器r2、第二等效电容器c2和短路电阻值r_short的(r2+r_short)×c2。

由于第二时间常数(r2+r_short)×c2大于第一时间常数r1×c1，因此根据测量电压vi的迅速上升，第一等效电容器c1可比第二等效电容器c2更迅速地充电。因此，第一电极元件的第一电压v1可比第二电极元件的第二电压v2更迅速地上升。

因此，第一电极元件与第二电极元件之间的电压vb可根据测量电压vi的迅速上升和第一电压v1的迅速上升而迅速上升。

图4b示出了在第二时间间隔[t1-t2]期间在根据本公开的实施例的用于检测基板中的布线短路的设备的第二状态下第一布线和第二布线的电流流动。

参照图4b，该图描绘了一种第一电极元件的第一电流可根据第一等效电容器的充电的基本完成(即，充满电)而显著减小并且第一电压v1和测量电压vi可基本相同的说明性情况。

因此，在第一时间点tl与第二时间点t2之间的时间t，第二电极元件的第二电流i2大于第一电极元件的第一电流i1。

在这种情况下，第二电压v2可相对缓慢且连续地增大，并且第一电极元件与第二电极元件之间的电压vb可以是相对低的并且可根据第二电流i2的连续流动而相对缓慢地上升。

结果，当第二电极元件的第二电流i2大于第一电极元件的第一电流i1时，处理单元140a或140b可在基于输出电压的改变率确定存在具有大于参考值的电阻值的短路连接时产生第一短路信息。

由于第一布线11和第二布线12彼此平行，因此第一布线11和第二布线12的总阻抗可随着短路电阻值r_short的增大而增大。

当第一布线11和第二布线12彼此不短路时，短路电阻值r_short可被解释为实际上是无穷大的。因此，当第一布线11和第二布线12彼此不短路时，第一布线11和第二布线12的总阻抗可以是最大的。

第一电极元件与第二电极元件之间的电压vb的上升变化量可随着第一布线11和第二布线12的总阻抗的增大而减小。

例如，当第一布线11和第二布线12彼此不短路时，第一电极元件与第二电极元件之间的电压vb可以是最低的，而当短路电阻值r_short非常小时，第一电极元件与第二电极元件之间的电压vb可以是最大的。

结果，根据测量电压vi的施加，处理单元140a或140b可产生第二短路信息，该第二短路信息与基于输出电压上升或下降的变化量确定第一布线11与第二布线12之间的具有小于或等于参考电阻值的电阻值的短路连接相对应。

例如，根据实施例的用于检测基板中的布线短路的设备和方法可清楚地检测其中短路电阻值r_short相对大的情况和其中短路电阻值r_short相对小的情况两者下的短路。

图5是示出根据本公开的实施例的用于检测基板中的布线短路的方法的流程图。

参照图5，在根据用于检测基板中的布线短路的方法的设备中，可将电极单元耦合到基板的第一布线和第二布线(s110)。可将测量电压施加到基板的第一布线(s120)。

当第一布线和第二布线彼此高电阻短路时(s130)，第一布线和第二布线的充电和/或放电可根据第一时间常数与第二时间常数之间的差而不平衡(s140)。

根据用于检测基板中的布线短路的方法的设备可确认输出电压的改变率或电流积分值(s150)，以检测第一布线和第二布线的高电阻短路或第一短路信息(s160)。

因此，当短路电阻值r_short相对大时，根据用于检测基板中的布线短路的方法的设备可清楚地检测第一布线和第二布线的短路。

当第一布线和第二布线彼此不是高电阻短路而是彼此低电阻短路时(s170)，根据第一布线和第二布线两者的充电，输出电压的值是相对大的(s180)。

根据用于检测基板中的布线短路的方法的设备可确认输出电压的值以检测低电阻短路或第二短路信息(s190)。

当第一布线和第二布线彼此不短路时，根据第一布线和第二布线中仅第一布线的充电，输出电压的值可以是相对低的(s200)。

根据用于检测基板中的布线短路的方法的设备可确认输出电压的低的值以检测出未发生短路(s210)。在这种情况下，不论输出电压的值是大还是小，都可被定义为参考电阻值。

因此，根据用于检测基板中的布线短路的方法的设备可清楚地检测其中短路电阻值r_short相对大的情况和其中短路电阻值r_short相对小的情况两者下的短路。

图6a是示出根据实施例的用于检测基板中的布线短路的设备和方法的第一电极元件的第一电压和第二电极元件的第二电压的曲线图。

参照图6a，第一电极元件的第一电压v1可比第二电极元件的第二电压v2a、v2b、v2c和v2d更迅速地上升或下降。

第二电压v2a、v2b、v2c和v2d的上升速度可随着短路电阻值r_short的增大而减小。

图6b是示出根据实施例的用于检测基板中的布线短路的设备和方法的第一电极元件的第一电流的曲线图。

参照图6b，第一电极元件的第一电流i1可迅速地上升或下降。

图6c是示出根据实施例的用于检测基板中的布线短路的设备和方法的第二电极元件的第二电流的曲线图。

参照图6c，第二电极元件的第二电流i2a、i2b和i2c可相对缓慢地上升或下降，并且可随着短路电阻值r_short的增大而更缓慢地上升或下降。

图6d是示出根据本公开的实施例的用于检测基板中的布线短路的设备和方法的电路单元输入电流的曲线图。

参照图6d，从测量电压上升或下降处的时间点t0到第一时间点t1，电路单元输入电流的主要电流可以是第一电流i1，并且从第一时间点t1到第二时间点t2，电路单元输入电流的主要电流可以是第二电流i2a、i2b和i2c。

当电路单元输入电流的主要电流是第一电流i1时，根据实施例的用于检测基板中的布线短路的设备和方法可基于电路单元输入电流来检测第一布线和第二布线的低电阻短路，并且当电路单元输入电流的主要电流是第二电流i2a、i2b和i2c时，可基于电路单元输入电流来检测第一布线和第二布线的高电阻短路。

图6e是示出根据实施例的用于检测基板中的布线短路的设备和方法的输出电压的曲线图。

参照图6e，根据实施例的用于检测基板中的布线短路的设备和方法可顺序地确定图3中示出的第一布线、第二布线、第三布线、第四布线和第五布线是否短路。

对于从第三时间点t3到第四时间点t4的时间，测量电压可施加到第一布线和第二布线中的一者。当第一布线和第二布线彼此不短路时，输出电压的值可以是相对小的值vp。

对于从第五时间点t5到第六时间点t6的时间或从第七时间点t7到第八时间点t8的时间，测量电压可施加到第二布线和第三布线中的一者。当第二布线和第三布线彼此高电阻短路时，输出电压可在第一次上升之后缓慢上升。

根据实施例的用于检测基板中的布线短路的设备和方法可检测输出电压的缓慢上升以检测高电阻短路。

对于从第九时间点t9到第十时间点t10的时间，测量电压可施加到第四布线和第五布线中的一者。当第四布线和第五布线彼此低电阻短路时，输出电压的值可是相对大的值vs。

在根据实施例的用于检测基板中的布线短路的设备和方法中，与参考电阻值对应的电压高度可在小的值vp与大的值vs之间。

图7示出了能够在根据实施例的用于检测基板中的布线短路的设备和方法中使用的基板的修改的形状。

参照图7，基板10c可包括导电层18，导电层18设置在与第一布线11、第二布线12、第三布线13、第四布线14和/或第五布线15不同的层上，与第一布线11、第二布线12、第三布线13、第四布线14和/或第五布线15在层叠的方向上重叠。此外，基板10c可包括绝缘层19，绝缘层19在导电层18与其上设置有第一布线11、第二布线12、第三布线13、第四布线14和/或第五布线15的层之间。

电极单元120a可通过基板10c的导电层18间接地连接到第一布线11、第二布线12、第三布线13、第四布线14和/或第五布线15。

因此，电极单元120a可更容易地耦合到第一布线11、第二布线12、第三布线13、第四布线14和/或第五布线15，即使当基板10c的表面(例如，下表面)与第一布线11、第二布线12、第三布线13、第四布线14和/或第五布线15之间的距离长时，电极单元120a也可耦合到第一布线11、第二布线12、第三布线13、第四布线14和/或第五布线15。

例如，绝缘层19可利用诸如半固化片、abf(ajinomotobuild-upfilm)、fr-4、双马来酰亚胺三嗪(bt)等的绝缘材料形成。绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、其中热固性树脂或热塑性树脂与无机填料一起浸渍在诸如玻璃纤维(玻璃布或玻璃织物)的芯材料中的树脂。根据设计，绝缘层19可利用感光介电(pid)树脂形成。例如，根据需要的材料性质，绝缘层19可实现为普通的覆铜层压板(ccl)或者玻璃或陶瓷基的绝缘材料。

例如，第一布线11、第二布线12、第三布线13、第四布线14和第五布线15以及导电层18可利用诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料实现，并且可使用诸如化学气相沉积(cvd)、物理气相沉积(pvd)、溅射、减成、加成、半加成工艺(sap)、改进的半加成工艺(msap)等的镀覆方法形成。第一布线11、第二布线12、第三布线13、第四布线14和第五布线15以及导电层18可具有与铜重新分布层(rdl)相似的结构。

基板10c可提供其中设置有第一芯片组21和第二芯片组22的空间。第一芯片组21和第二芯片组22可通过电连接结构或构件23电连接到第一布线11、第二布线12、第三布线13、第四布线14和/或第五布线15。电连接结构23可实现为电极、引脚、焊球、焊盘等。

在根据实施例的用于检测基板中的布线短路的设备和方法中，该方法还可包括：当第一布线11、第二布线12、第三布线13、第四布线14和/或第五布线15之间不短路时，根据第一短路信息和/或第二短路信息将第一芯片组21设置在基板10c上。

例如，根据实施例的用于检测基板中的布线短路的设备和方法可通过未设置在基板10c上的组件以非接触方式检测布线短路。

说明书中公开的基板以及第一芯片组和第二芯片组可根据下面将描述的扇出型半导体封装件来实现。将参照图8至图15做出附加的描述以帮助理解扇出型半导体封装件。

图8是示出电子装置的示例的示意性框图。

参照图8，电子装置1000可将主板1010或母板容纳在其中。主板1010可包括物理连接和/或电连接的芯片相关组件1020、网络相关组件1030和其他组件1040等。这些组件可连接到下面将描述的其他组件，以形成各种信号线1090。

芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(dram))、非易失性存储器(例如，只读存储器(rom))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(cpu))、图形处理器(例如，图形处理单元(gpu))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器(adc)、专用集成电路(asic)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。

网络相关组件1030可包括如下协议：诸如无线保真(wi-fi)(电工电子工程师协会(ieee)802.11族等)、全球微波接入互操作性(wimax)(ieee802.16族等)、ieee802.20、长期演进(lte)、演进数据最优化(ev-do)、高速分组接入+(hspa+)、高速下行链路分组接入+(hsdpa+)、高速上行链路分组接入+(hsupa+)、增强型数据gsm环境(edge)、全球移动通信系统(gsm)、全球定位系统(gps)、通用分组无线业务(gprs)、码分多址(cdma)、时分多址(tdma)、数字增强型无绳电信(dect)、蓝牙、3g协议、4g协议和5g协议以及在上述协议之后指定的任意其他无线和有线协议。然而，网络相关组件1030不限于此，而是还可包括各种其他无线或有线标准或协议。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(ltcc)、电磁干扰(emi)滤波器、多层陶瓷电容器(mlcc)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。例如，这些其他组件可包括相机模块1050、天线1060、显示装置1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(cd)驱动器(未示出)、数字通用磁盘(dvd)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。

电子装置1000可以是智能电话、个人数字助理(pda)、数字摄像机、数码相机、网络系统、计算机、监视器、平板pc、膝上型pc、上网本pc、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是处理数据的任意其他电子装置。

图9是示出电子装置的示例的示意性透视图。

参照图9，例如，电子装置可以是智能电话1100。射频集成电路(rfic)可以以半导体封装件的形式应用于智能电话1100，并且天线可以以基板或模块的形式应用。在智能电话1100中，射频集成电路和天线可彼此电连接以在各个方向上执行天线信号的辐射(r)。包括射频集成电路的半导体封装件和包括天线的基板或模块可以以各种形式应用于诸如智能电话的电子装置。

通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身不可用作半导体成品，并且可由于外部物理或化学冲击而损坏。因此，半导体芯片本身不能使用，而半导体芯片可被封装并且在封装的状态下在电子装置等中使用。

需要进行半导体封装的原因是：在电连接方面，半导体芯片与电子装置的主板之间的电路宽度存在差异。详细地，半导体芯片的连接焊盘的尺寸与半导体芯片的连接焊盘之间的间距非常小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距的尺寸显著大于半导体芯片的连接焊盘的尺寸与半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓冲半导体芯片与主板之间的电路宽度的差异的封装技术。

通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。

在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。

图10a和图10b是示出扇入型半导体封装件在被封装之前和被封装之后的示意性截面图。

图11是示出扇入型半导体封装件的封装工艺的示意性截面图。

参照图10a、图10b和图11，半导体芯片2220可以是例如处于裸态的集成电路(ic)，包括：主体2221，包含硅(si)、锗(ge)、砷化镓(gaas)等；连接焊盘2222，形成在主体2221的一个表面上并包括诸如铝(al)等的导电材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并覆盖连接焊盘2222的至少一部分。在这种情况下，由于连接焊盘2222可能非常小，因此可能难以将集成电路(ic)安装在中等尺寸等级的印刷电路板(pcb)以及电子装置的主板等上。

因此，为了重新分布连接焊盘2222，可根据半导体芯片2220的尺寸在半导体芯片2220上形成连接结构2240。连接结构2240可通过如下步骤形成：使用诸如感光电介质(pid)绝缘材料的绝缘材料在半导体芯片2220上形成绝缘层2241、形成使连接焊盘2222敞开的通孔2243h以及形成布线图案2242和过孔2243。随后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。因此，可通过一系列工艺来制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。

如上所述，扇入型半导体封装件可具有其中半导体芯片的所有连接焊盘(诸如输入/输出(i/o)端子)设置在半导体芯片内部的封装形式，并且可具有优异的电性能并且可以以相对低的成本生产。因此，安装在智能手机中的许多元件已经以扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为实现快速的信号传输同时具有紧凑的尺寸。

然而，由于所有i/o端子需要设置在扇入型半导体封装件中的半导体芯片内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将该结构应用于具有大量的i/o端子的半导体芯片或具有紧凑尺寸的半导体芯片。此外，由于上述缺点，可能不能直接在电子装置的主板上安装和使用扇入型半导体封装件。原因在于，即使在通过重新分布工艺来增大半导体芯片的i/o端子的尺寸和半导体芯片的i/o端子之间的间距的情况下，半导体芯片的i/o端子的尺寸以及i/o端子之间的间距可能不足以将扇入型电子组件封装件直接安装在电子装置的主板上。

图12是示出其中扇入型半导体封装件安装在中介基板上并最终安装在电子装置的主板上的情况的示意性截面图。

图13是示出其中扇入型半导体封装件嵌入在中介基板中并最终安装在电子装置的主板上的情况的示意性截面图。

参照图12和图13，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，i/o端子)可通过中介基板2301重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模塑材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌入在单独的中介基板2302中，在扇入型半导体封装件2200嵌入在中介基板2302中的状态下，半导体芯片2220的连接焊盘2222(i/o端子)可通过中介基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。

如上所述，可能难以在电子装置的主板上安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上，随后在再次经历封装工艺之后安装在电子装置的主板上，或者在扇入型半导体封装件嵌入在中介基板中的状态下，可在电子装置的主板上安装并使用扇入型半导体封装件。

图14是示出扇出型半导体封装件的示意性截面图。

参照图14，在扇出型半导体封装件2100中，例如，半导体芯片2120的外表面可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，可在连接构件2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属层2160。焊球2170可进一步形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(ic)。连接构件2140可包括绝缘层2141、形成在绝缘层2141上的重新分布层2142以及将连接焊盘2122和重新分布层2142彼此电连接的过孔2143。

如上所述，扇出型半导体封装件可具有半导体芯片的i/o端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有i/o端子需要设置在半导体芯片内部。因此，当半导体芯片的尺寸减小时，需要球的尺寸和间距减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，扇出型半导体封装件具有通过形成在如上所述的半导体芯片上的连接构件将半导体芯片的i/o端子重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中也可按原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，如下所述。

图15是示出其中扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。

参照图15，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够将连接焊盘2122重新分布到半导体芯片2120的尺寸外部的扇出区域，使得可在扇出型半导体封装件2100中按原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。

如上所述，由于扇出型半导体封装件可在不使用单独的bga基板(即，中介基板)的情况下安装在电子装置的主板上，因此扇出型半导体封装件可以以比使用bga基板的扇入型半导体封装件的厚度小的厚度来实现。因此，扇出型半导体封装件可小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，从而其特别适合于移动产品。因此，扇出型半导体封装件可以以比使用印刷电路板(pcb)的普通的层叠封装(pop)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的出现而引起的问题。

此外，扇出型半导体封装件是指如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片不受外部冲击的封装技术，并且是与诸如bga基板等的印刷电路板(pcb)(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。

如上所述，根据实施例的用于检测基板中的布线短路的设备和方法可容易地识别具有相对高的电阻值的短路并且可具有宽的短路电阻值覆盖范围。

虽然上面已经示出并描述示例实施例，但是对于本领域技术人员将明显的是，在不脱离本公开的由所附权利要求限定的范围的情况下，可做出修改和变型。