麦克风传感器芯片测试板的制作方法

1.本发明涉及麦克风传感器芯片测试领域，特别涉及一种麦克风传感器芯片测试板。


背景技术：

2.在每一款麦克风传感器芯片测试过程中，往往需要进行ac couple开环测试、ac couple闭环测试和dc couple开环测试。但是在进行不同测试的过程中，需要将芯片相应的引脚进行不同程度的封装，比如说在ac couple开环测试中，需要将一电容接在待测芯片的inn引脚，以使接入的测试电压信号经过一电容至待测芯片的inn引脚；而在ac couple闭环测试中，又需要将待测芯片的inn脚经过以一电容与其mic引脚/vmic引脚连接；此外，在dc couple开环测试中，又需要直接通过待测芯片的inn引脚接入测试电压信号，三种测试需要对芯片进行三种不同的封装，测试起来十分的麻烦，需要测试人员进行重复焊接，降低了麦克风传感器芯片测试的效率。


技术实现要素：

3.本发明的主要目的是提出一种麦克风传感器芯片测试板，旨在提高麦克风传感器芯片测试的效率。
4.为实现上述目的，本发明提出了一种麦克风传感器芯片测试板，所述麦克风传感器芯片测试板包括：
5.电路板，所述电路板上设置有芯片引脚安装位组、外围器件安装位组；
6.所述芯片引脚安装位组包括多个芯片引脚安装位，所述芯片引脚安装位用于一一对应接入待测芯片上的引脚；所述芯片引脚安装位包括输入引脚安装位和输出引脚安装位，所述输入引脚安装位用于对应接入待测芯片上的输入引脚；所述输出引脚安装位用于对应接入待测芯片上的输出引脚；
7.外围器件安装位组包括第一器件安装位和第二器件安装位，所述第一器件安装位和所述输入引脚安装位电连接，所述第二器件安装位和所述输出引脚安装位电连接；所述第一器件安装位和所述第二器件安装位用于接入一外围器件。
8.可选的，所述电路板具有m个布线层，所述芯片引脚安装位组和所述外围器件安装位组设置于顶层布线层；
9.其中，所述第一器件安装位和其对应的所述输入引脚安装位紧贴设置；所述第二器件安装位和其对应的所述输入引脚安装位紧贴设置。
10.可选的，所述输入引脚安装位、输出引脚安装位、第一器件安装位和第二器件安装位的数量均为多个，每一所述第一器件安装位在至少一个方向上与至少一个所述第二器件安装位紧贴设置。
11.可选的，所述输入引脚安装位包括inn脚安装位和inp脚安装位；所述输出引脚安装位包括mic脚安装位和vmic脚安装位。
12.可选的，所述电路板的顶层布线层上还设置有冗余引脚安装位组，所述冗余引脚安装位组包括与所述芯片引脚安装位电连接的冗余引脚安装位；
13.其中，用于接入待测芯片同一引脚的所述芯片引脚安装位和冗余引脚安装位，与用于接入待测芯片的其他引脚的所述芯片引脚安装位和/或所述冗余引脚安装位并排且间隔设置。
14.可选的，多个所述芯片引脚安装位和多个所述冗余引脚安装位中的一部分安装位在所述电路板的顶层布线层上沿第一方向排布，多个所述芯片引脚安装位和多个所述冗余引脚安装位中的另一部分安装位在所述电路板的顶层布线层上沿第二方向排布，所述第二方向与第一方向不同。
15.可选的，当至少一个所述冗余引脚安装位所对应电连接的所述芯片引脚安装位为所述输入引脚安装位或所述输出引脚安装位时，至少一个所述冗余引脚安装位经过过孔和第一信号线与对应的所述芯片引脚安装位电连接；
16.其中，至少一根所述第一信号线设置第n布线层上(1＜n＜m)；
17.在n-1布线层上对应所述第n布线层上的任一所述第一信号线的位置设置有接地面；
18.在n+1布线层上对应所述第n布线层上的任一所述第一信号线的位置设置有接地面。
19.可选的，所述第一信号线的数量为多根，多根所述第一信号线分别设置在不同的布线层上。
20.可选的，所述电路板上还设置有测试终端安装位组；
21.其中，所述测试终端安装位组包括多个测试安装位，所述测试安装位的数量与所述芯片引脚安装位的数量一致，多个所述测试安装位和多个所述芯片引脚安装位一一对应电连接，多个所述测试安装位用于接入测试终端。
22.可选的，多个所述测试安装位设置于所述电路板的底层布线层，所述测试安装位经过孔与对应的所述芯片引脚安装位实现电连接。
23.本发明麦克风传感器芯片测试板包括电路板，电路板上设置有芯片引脚安装位组、外围器件安装位组。其中，芯片引脚安装位组包括多个芯片引脚安装位，芯片引脚安装位用于一一对应接入待测芯片上的引脚；芯片引脚安装位包括输入引脚安装位和输出引脚安装位，输入引脚安装位用于对应接入待测芯片上的输入引脚；输出引脚安装位用于对应接入待测芯片上的输出引脚；外围器件安装位组包括第一器件安装位和第二器件安装位，第一器件安装位和输入引脚安装位电连接，第二器件安装位和输出引脚安装位电连接；第一器件安装位和第二器件安装位用于接入一外围器件。如此，在实际应用中，当测试人员需要对待麦克风传感器芯片进行ac couple开环测试、ac couple闭环测试和dc couple开环测试时，只需要将待测芯片上的inn引脚通过打线连接在电路板上对应的inn输入引脚安装位上，以及将待测芯片上的mic引脚通过打线连接在电路板上对应的mic输出引脚安装位上，并在与inn输入引脚安装位连接的第一器件安装位和与mic输出引脚安装位连接的第二器件安装位上放置上电容，便可以完成三项测试，不需要对待测芯片进行重新测试封装，有效地提高了麦克风传感器芯片测试的效率。
附图说明
24.为了更清楚地说明本是为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
25.图1为本发明麦克风传感器芯片测试板一实施例的模式示意图；
26.图2为本发明麦克风传感器芯片测试板一实施例的电路板顶层布线层结构示意图；
27.图3为本发明麦克风传感器芯片测试板一实施例的电路板第二层布线层结构示意图；
28.图4为本发明麦克风传感器芯片测试板一实施例的电路板第三层布线层结构示意图；
29.图5为本发明麦克风传感器芯片测试板一实施例的电路板底层布线层结构示意图；
30.图6a为待测的麦克风传感器芯片一封装的部分引脚位置图；
31.图6b为待测的麦克风传感器芯片另一封装的部分引脚位置图；
32.图6c为待测的麦克风传感器芯片又一封装的部分引脚位置图；
33.图6d为待测的麦克风传感器芯片再一封装的部分引脚位置图。
34.附图标号说明：
35.标号名称标号名称10芯片引脚安装位11输入引脚安装位12输出引脚安装位21第一器件安装位22第二器件安装位00电路板01顶层布线层02第二布线层03第三布线层04底层布线层30冗余引脚安装位40测试安装位
36.本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
37.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
38.需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后......)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
39.需要理解的是，在每一款麦克风传感器芯片测试过程中，往往需要进行ac couple开环测试、ac couple闭环测试和dc couple开环测试。但是在进行不同测试的过程中，需要
将芯片相应的引脚进行不同程度的封装，比如说在ac couple开环测试中，需要将一电容接在待测芯片的inn引脚，以使接入的测试电压信号经过一电容至待测芯片的inn引脚；而在ac couple闭环测试中，又需要将待测芯片的inn脚经过以一电容与其mic引脚/vmic引脚连接；此外，在dc couple开环测试中，又需要直接通过待测芯片的inn引脚接入测试电压信号，三种测试需要对芯片进行三种不同的封装，测试起来十分的麻烦，需要测试人员进行重复焊接，降低了麦克风传感器芯片测试的效率。
40.为此，本发明提出了一种麦克风传感器芯片测试板，在本发明一实施例中，参考图1，麦克风传感器芯片测试板包括：
41.电路板00，电路板00上设置有芯片引脚安装位10组、外围器件安装位组；
42.芯片引脚安装位10组包括多个芯片引脚安装位10，芯片引脚安装位10用于一一对应接入待测芯片上的引脚；芯片引脚安装位10包括输入引脚安装位11和输出引脚安装位12，输入引脚安装位11用于对应接入待测芯片上的输入引脚；输出引脚安装位12用于对应接入待测芯片上的输出引脚；
43.外围器件安装位组包括第一器件安装位和第二器件安装位，第一器件安装位和输入引脚安装位11电连接，第二器件安装位和输出引脚安装位12电连接；第一器件安装位和第二器件安装位用于接入一外围器件。
44.在本实施例中，电路板00可以采用玻璃纤维板、陶瓷电路板00、氮化铝陶瓷电路板00、氧化铝陶瓷电路板00等来实现，芯片引脚安装位10、第一器件安装位和第二器件安装位都可以采用设置于电路板00上的焊盘来实现，焊盘可以直接为光滑焊盘，也可以为带有焊孔的焊孔焊盘。在测试的开始时，测试人员可以通过打线的方式，将待测芯片(用于指代待测的麦克风传感器芯片，下同)上的引脚，焊接到电路板00上的对应的芯片引脚安装位10上。可选的，在一实施例中，测试人员还可以通过打线，同时将每个芯片引脚安装位10接在测试终端上，并通过在测试终端上进行操作，以使测试终端根据测试的项目，输出相应的测试信号经对应的芯片引脚安装位10至待测芯片的对应的引脚以及，接收待测芯片上的引脚经对应的芯片引脚安装位10输出的信号，以完成对待测芯片的测试。可选的，在另一实施例中，电路板00上还可以直接设置有与多个芯片引脚安装位10一一对应连接测试安装位40，以通过焊接、排针等形式接入测试终端，从而使测试终端经多个测试安装位40、多个芯片引脚安装位10与待测芯片上的多个引脚一一连接，从而使测试人员根据上述操作以完成测试。
45.可以理解的是，输入引脚安装位11和输出引脚安装位12的数量可以为多个，同理，第一器件安装位和第二器件安装位分别对应输入引脚安装位11和输出引脚安装位12的数量也为多个。可选的，每个输入引脚安装位11/输出引脚安装位12可以对应与至少一个第一器件安装位/第二器件安装位电连接。
46.在本实施例中，在测试开始前，可以根据具体地测试需求，选择合适的第一器件安装位和第二器件安装位以安装外围器件，例如电容、电阻。第一器件安装位和第二器件安装位的数量以及与其连接对象，可以由研发人员实际的需求进行相应的设置。
47.具体地，参考图2，在本发明一实施例中，芯片引脚安装位10组包括sub引脚安装位、mic引脚安装位、inn引脚安装位、inp引脚安装位、vmic引脚安装位、gnd引脚安装位、l/r引脚安装位、data引脚安装位、clk引脚安装位和vdd引脚安装位，外围器件安装位组包括一
个第一器件安装位mpad2和两个第二器件安装位(第二器件安装位mpad1和第二器件安装位mpad3)。其中，以inn引脚安装位为输入引脚安装位11、mic引脚安装位和vmic引脚安装位为输出引脚安装位12为例进行说明。第一器件安装位mpad2与inn引脚安装位连接，第二器件安装位mpad1与mic引脚安装位连接，第二器件安装位mpad3与vmic引脚安装位连接。
48.在进行ac couple开环测试、ac couple闭环测试和dc couple开环测试开始前，测试人员会将待测芯片上的引脚与电路板00上对应的芯片引脚安装位10通过打线连接。需要理解的是，不同封装、型号的待测芯片的引脚种类和数量都不同，但是电路板00上的芯片引脚安装位10会包括不同封装、型号的待测芯片的所有引脚种类。此外，可以理解的是，对于不同封装的待测芯片，还可以设置有多个用于接入待测芯片上同一引脚的芯片引脚安装位10，例如上述实施例中的mic引脚和vmic引脚，mic引脚可以用于接入数字型麦克风传感器芯片的mic引脚以检测其电压偏置，vmic引脚可以用于模拟型麦克风传感器芯片的mic引脚以检测其电压偏置，从而便于测试进行区分。
49.在测试人员用打线的方式建立待测芯片上的每一引脚和电路板00上的对应的芯片引脚安装位10之间的电连接通路以后。测试人员会在第二器件安装位mpad1和第一器件安装位mpad2上安装设置有一个电容(电容一端焊接固定在第二器件安装位mpad1上，另一端焊接固定在第一器件安装位mpad2)。
50.随后，测试人员会将多个芯片引脚安装位10一一对应连接至测试终端或者是将电路板00上的多个测试安装位40连接至测试终端，以使测试终端和每一芯片引脚安装位10实现电连接，进而对待测芯片上每一引脚电连接。
51.在进行dc couple开环测试时，测试人员可以控制测试终端按dc couple开环测试模式开始工作，以直接从inn引脚安装位输出测试电压信号至待测芯片的inn引脚，并同样从其他芯片引脚安装位10输出/接收待测芯片输出的相应的信号，以实现对待测芯片的couple开环测试。
52.在进行ac couple开环测试时，由于芯片的mic引脚为输出脚，且在ac couple开环测试无需对其进行测试。因此，测试人员可以控制测试终端按ac couple开环测试模式开始工作，以从mic引脚安装位输出测试电压信号，由于芯片的mic引脚为输出脚，所以待测芯片的mic引脚不会受到该测试电压信号的影响。同时测试电压信号会从mic引脚安装位和第二器件安装位mpad2传输到电容的一端，然后经过电容，再从电容的第二端经第一器件安装位mpad1和inn引脚安装位传输至待测芯片的inn引脚。如此，便能够实现ac couple开环测试所要求的将测试电压信号经过电容输入进待测芯片的inn引脚的测试需求。同理，测试终端可以同样从其他芯片引脚安装位10输出/接收待测芯片输出的相应的信号，以实现对待测芯片的ac couple开环测试。
53.在进行ac couple闭环测试时，同样的，测试人员可以控制测试终端按ac couple闭环测试模式开始工作。此时测试终端不会对inn引脚和mic引脚输出/接收任何信号，此时，设置在第二器件安装位mpad1和第一器件安装位mpad2上的电容相当于是连接在了待测芯片的inn脚和mic脚上，满足了ac couple闭环测试的需求。同理，测试终端同样会按照ac couple闭环测试模式从其他芯片引脚安装位10输出/接收待测芯片输出的相应的信号，以实现对待测芯片的ac couple闭环测试。如此，在实际应用中，当测试人员需要对待麦克风传感器芯片进行ac couple开环测试、ac couple闭环测试和dc couple开环测试时，只需要
将待测芯片上的inn引脚通过打线连接在电路板00上对应的inn输入引脚安装位11上，以及将待测芯片上的mic引脚通过打线连接在电路板00上对应的mic输出引脚安装位12上，并在与inn输入引脚安装位11连接的第一器件安装位21和与mic输出引脚安装位12连接的第二器件安装位22上放置上电容，便可以通过测试终端完成三项测试，不需要每项测试时对待测芯片进行重新测试封装，有效地提高了麦克风传感器芯片测试的效率。
54.本发明麦克风传感器芯片测试板包括电路板00，电路板00上设置有芯片引脚安装位10组、外围器件安装位组。其中，芯片引脚安装位10组包括多个芯片引脚安装位10，芯片引脚安装位10用于一一对应接入待测芯片上的引脚；芯片引脚安装位10包括输入引脚安装位11和输出引脚安装位12，输入引脚安装位11用于对应接入待测芯片上的输入引脚；输出引脚安装位12用于对应接入待测芯片上的输出引脚；外围器件安装位组包括第一器件安装位21和第二器件安装位22，第一器件安装位21和输入引脚安装位11电连接，第二器件安装位22和输出引脚安装位12电连接；第一器件安装位21和第二器件安装位22用于接入一外围器件。如此，在实际应用中，当测试人员需要对待麦克风传感器芯片进行ac couple开环测试、ac couple闭环测试和dc couple开环测试时，只需要将待测芯片上的inn引脚通过打线连接在电路板00上对应的inn输入引脚安装位11上，以及将待测芯片上的mic引脚通过打线连接在电路板00上对应的mic输出引脚安装位12上，并在与inn输入引脚安装位11连接的第一器件安装位21和与mic输出引脚安装位12连接的第二器件安装位22上放置上电容，便可以完成三项测试，不需要对待测芯片进行重新测试封装，有效地提高了麦克风传感器芯片测试的效率。
55.需要理解的是，在实际的测试中，在电路板00上传输的输入信号，例如测试终端经inn引脚安装位输出至待测芯片inn引脚的信号(输入信号)和输出信号，例如测试终端经mic引脚安装位接入的信号(输出信号)传输的过程中。输入信号和输出信号的信号质量会受到较多因素的干扰，例如输入信号和输出信号在电路板00上的传输距离、电路板00上传输的其他信号和外界影响等，这会导致测试结果产生偏差。
56.为此，参考图1-5，在本发明一实施例中，电路板00具有m个布线层，芯片引脚安装位10组和外围器件安装位组设置于顶层布线层01；
57.其中，第一器件安装位21和其对应的输入引脚安装位11紧贴设置；第二器件安装位22和其对应的输入引脚安装位11紧贴设置。
58.可以理解的是，电路板00可以具有多个布线层，每个布线层上可以设置走线覆铜，不同布线层之间可以通过过孔以建立电连接通路。
59.在本实施例中，为了方便测试人员进行上述打线焊接和放置器件等操作，可以将芯片引脚安装位10组中的所有芯片引脚安装位10以及外围器件安装位组中的第一器件安装位21和第二器件安装位22都设置在顶层布线层01。此外，在测试过程中，特别是在进行ac couple开环测试时，由上述内容可知，参考图2，测试终端是往mic芯片引脚安装位10输出测试电压信号的，测试电压信号需要经过电路板00上的线路先传输到第二器件安装位mpad1再经过一个电容到第一期间安装位mpad2，最后再经过电路板00上的线路才能够传输到inn引脚安装位。因此，将第一器件安装位21和其对应的输入引脚安装位11紧贴设置，以及将第二器件安装位22和其对应的输入引脚安装位11紧贴设置可以有效地缩短流入待测芯片的输入引脚的输入信号和待测芯片的输出引脚输出的输出信号在电路板00上的传输距离，进
而提高输入信号和输出信号的信号质量，降低其受到的干扰。
60.此外，在本发明一实施例中，参考图2，每一第一器件安装位21在至少一个方向上与至少一个第二器件安装位22紧贴设置。
61.需要理解的是，由上述内容可知，不同封装的麦克风传感器芯片上引脚的种类和数量都不相同，例如a麦克风传感器芯片的输入引脚为inp引脚、输出引脚为mic引脚，b麦克风传感器芯片的输入引脚为inn引脚、输出引脚为mic引脚等等。
62.在本实施例中，每一第一器件安装位21在至少一个方向上与至少一个第二器件安装位22紧贴设置。由于电路板00上的输出引脚安装位12和输入引脚安装位11包括了待测芯片所有封装下的所有输入和/或输出引脚，即当前任一输入引脚或输出引脚所对应连接的第一器件安装位21的周围紧贴设置了至少一个与其他输出引脚电连接的第二器件安装位22。如此，在实际应用中，面对不同封装形式的待测芯片，都能够在电路板00上找到与其输入引脚和输出引脚所对应的(相同引脚属性，例如为inn输入引脚和mic输出引脚)且之间距离最短的第一器件安装位21和第二器件安装位22，从而更进一步缩短输入/输出信号在电路板00上传递的距离，进而降低传输过程中对信号带来的干扰。
63.具体地，参考图2，第一器件安装位mpad2与inn引脚安装位连接，第二器件安装位mpad1与mic引脚安装位连接，第二器件安装位mpad3与vmic引脚安装位连接，第一器件安装位mpad4与inp引脚安装位电连接。(通过过孔和连接线连接，图上并未标出)
64.由上述实施例内容可知，mic引脚安装位和vmic引脚安装位为用于接入不同待测芯片同一引脚的安装位。因此，在与vmic引脚安装位电连接的第二器件安装位mpad3的两侧分别紧贴设置有第一器件安装位mpad4和第一器件安装位mpad2。如此，无论待测的芯片具有inn引脚还是具有inp引脚，测试人员都能够找到对应的一组紧贴设置的第一器件安装位21和第二器件安装位22以放置电容，从而更进一步缩短输入/输出信号在电路板00上传递的距离，进而降低传输过程中对信号带来的干扰。
65.需要理解的是，在实际的测试过程中，测试人员一般是采用打线的方式将芯片上的引脚焊接到电路板00上的对应的芯片引脚安装位10上，以建立待测芯片的引脚和电路板00上的对应的芯片引脚安装位10之间的电连接。但是，打线所用的连接线并不是外壳绝缘的且是金属材质，例如银合金键合丝，由于电路板00上的芯片引脚安装位10的位置在电路板00上的位置是固定的。因此，在测试不同封装类型的待测芯片时，因待测芯片的多个引脚的排布顺序不同，故测试人员在打线连接时，必然会出现至少两根以上的连接线交叉的情况，若此时交叉的上下的连接线碰撞在一起，则会出现引脚短路的情况，造成测试的失败。
66.为此，参考图2，在本发明一实施例中，电路板00的顶层布线层01上还设置有冗余引脚安装位30组，冗余引脚安装位30组包括与芯片引脚安装位10电连接的冗余引脚安装位30；
67.其中，用于接入待测芯片同一引脚的芯片引脚安装位10和冗余引脚安装位30，与用于接入待测芯片的其他引脚的芯片引脚安装位10和/或冗余引脚安装位30并排且间隔设置。
68.在本实施例中，冗余引脚安装位30也同样用于接入待测芯片上的引脚，且和与其电连接的芯片引脚安装位10接入的待测芯片上的引脚为同一引脚。冗余引脚安装位30的数量可以为多个且都设置在电路板00的顶层布线层01。研发人员在设计的时候，可以根据实
际待测芯片的几种封装类型，在电路板00上设计相应数量和相应引脚类型的冗余引脚安装位30。可以理解的是，对于同一芯片引脚安装位10，也可以设置多个均与其电连接的冗余引脚安装位30。
69.在本实施例中，接入待测芯片的同一引脚的芯片引脚安装位10和冗余引脚安装位30在电路板00上不能够相邻设置，需要与接入待测芯片的其他引脚的芯片引脚安装位10和/或冗余引脚安装位30并排且间隔设置，从而能够适配测试不同封装类型的待测芯片。
70.具体地，参考图6a、图6b和图2，冗余引脚安装位30包括data1冗余引脚安装位30、inp1冗余引脚安装位30、inn1冗余引脚安装位30、mic1冗余引脚安装位30。其中，data1冗余引脚安装位30与data引脚安装位电连接，data1冗余引脚安装位30、clk引脚安装位和data引脚安装位从上到下沿第一方向并排设置。
71.参考图6a和图6b，图6a中的待测芯片的data引脚和clk引脚从上到下沿第一方向设置，在测试开始的时候，测试人员可以通过打线的方式，将待测芯片的data引脚连接到电路板00上的data1冗余引脚安装位30，并将待测芯片的clk引脚连接到电路板00上的clk引脚安装位。如此，便能够实现在两根连接线并不交叉，从而不会出现连接线交叉误碰导致短路的情况。
72.同时，参考图6b，图6b中的待测芯片的clk引脚和data引脚从上到下沿第一方向设置，在测试开始的时候，测试人员可以通过打线的方式，将待测芯片的data引脚连接到电路板00上的data芯片引脚安装位10，并将待测芯片的clk引脚连接到电路板00上的clk引脚安装位。如此，此时也不会让两根连接线交叉，从而不会出现连接线交叉误碰导致短路的情况。
73.参考图2，在本发明另一实施例中，多个芯片引脚安装位10和多个冗余引脚安装位30中的一部分安装位在电路板00的顶层布线层01上沿第一方向排布，多个芯片引脚安装位10和多个冗余引脚安装位30中的另一部分安装位在电路板00的顶层布线层01上沿第二方向排布，第二方向与第一方向不同。
74.需要理解的是，由上述内容可知，待测芯片有着不同的引脚配列、不同的封装设置，因此有时候待测芯片上的引脚焊盘可能不仅仅设置在底部的一侧边缘位置上，有可能设置在多侧边缘上。若电路板00上的所有芯片引脚安装位10和冗余引脚安装位30都在同一位置沿着同一方向上并排排布，那么在实际打线的过程中，待测芯片上沿着不同方向并排排布的引脚上接出的多根连接线也可能会因为交叉导致误碰，造成上述所述的引脚短路的情况。
75.在本实施例中，多个芯片引脚安装位10和多个冗余引脚安装位30中的一部分分为一组安装位，一组安装位可以从上到下沿第一方向排布，也可以从左到右沿第二方向进行排布。此外，在同一方向上，也可以设置有多组安装位，例如一组安装位从上到下沿第一方向在电路板00上的左侧边上设置，另一组安装位从上到下沿第一方向在电路板00上的右侧边上设置。其中，具体地排布可以由研发人员在电路板00设计时根据实际待测芯片的封装和引脚排布来进行相应的设计。
76.具体地，参考图2，在本实施例中，vdd引脚安装位、data1冗余引脚安装位30、clk引脚安装位、data引脚安装位、l/r引脚安装位和gnd引脚安装位从上到下沿第一方向排布，并且这一组引脚安装位放置在电路板00上的靠近左侧边的位置上。sub引脚安装位、mic引脚
安装位、inn引脚安装位和inp引脚安装位从上到下沿第一方向排布，并且这一组引脚安装位放置在电路板00上的靠近右侧边的位置上。mic1冗余引脚安装位30、inn1冗余引脚安装位30、inp1冗余引脚安装位30和vmic引脚安装位从左到右沿第二方向排布，并且这一组引脚安装位放置在电路板00上的靠近下侧边的位置上。其中，mic1冗余引脚安装位30与mic引脚安装位电连接，inn冗余引脚安装位30和inn1冗余引脚安装位30电连接，inp冗余引脚安装位30和inp1冗余引脚安装位30。
77.参考图6c和图6d，图6c中的待测芯片的data引脚和clk引脚从上到下沿第一方向在待测芯片的左侧边的位置上设置，mic引脚、inn引脚和inp引脚从上到下沿第一方向在待测芯片的右侧边的位置上设置。在测试开始的时候，测试人员可以通过打线的方式，将待测芯片的data引脚连接到电路板00上的data1冗余引脚安装位30，并将待测芯片的clk引脚连接到电路板00上的clk引脚安装位，将待测芯片的mic引脚连接到电路板00上的mic引脚安装位，将待测芯片的inn引脚连接倒电路板00上的inn引脚安装位，将待测芯片的inp引脚连接倒电路板00上的inp引脚安装位。如此，待测芯片上左右两侧的引脚接出的连接线也不会交叉，从而不会出现连接线交叉误碰导致短路的情况。
78.同时，图6d中的待测芯片的data引脚和clk引脚从上到下沿第一方向在待测芯片的左侧边的位置上设置，mic引脚、inn引脚和inp引脚从左到右沿第二方向在待测芯片的下侧边的位置上设置。在测试开始的时候，测试人员可以通过打线的方式，将待测芯片的data引脚连接到电路板00上的data1冗余引脚安装位30，并将待测芯片的clk引脚连接到电路板00上的clk引脚安装位，将待测芯片的mic引脚连接到电路板00上的mic1冗余引脚安装位30，将待测芯片的inn引脚连接到电路板00上的inn1冗余引脚安装位30，将待测芯片的inp引脚连接到电路板00上的inp1冗余引脚安装位30，如此，待测芯片上左下两侧的引脚接出的连接线也不会交叉，从而不会出现连接线交叉误碰导致短路的情况。
79.如此，在实际应用中，当测试人员将不同封装、不同引脚排布顺序的待测芯片的引脚和电路板00上对应的芯片引脚安装位10进行打线连接时，不会出现两个连接线交叉设置的情况，有效地防止了因交叉的连接线互相碰撞造成引脚短路的情况发生，从而更进一步地提高了芯片测试结果的准确性。
80.需要理解的是，由上述内容可知，多组安装位会设置在不同位置，并且会沿着不同方向设置，此时处于不同位置的但接入同一待测芯片的冗余引脚安装位30和芯片引脚安装位10需要通过在电路板00上顶层布线层01/底层布线层04铺设信号线以实现电连接，但是若芯片引脚安装位10为输入引脚安装位11或输出引脚安装位12，那么用于传输上述实施例中的输入信号或输出信号的信号线会因其设置在顶层布线层01和底层布线层04而容易受到外界因素的影响，致使输入信号或输出信号受到干扰，导致测试结果偏差。同时，由于同一面上还会有传输其他信号的信号线，很多时候多根信号线会较近设置，此时，其他信号线上传输的信号，例如电源信号也会对输入信号或输出信号产生干扰。
81.为此，参考图1-5，在本发明一实施例中，当至少一个冗余引脚安装位30所对应电连接的芯片引脚安装位10为输入引脚安装位11或输出引脚安装位12时，至少一个冗余引脚安装位30经过过孔和第一信号线与对应的芯片引脚安装位10电连接；
82.其中，至少一根第一信号线设置第n布线层上(1＜n＜m)；
83.在n-1布线层上对应第n布线层上的任一第一信号线的位置设置有接地面；
84.在n+1布线层上对应第n布线层上的任一第一信号线的位置设置有接地面。
85.在本实施例中，过孔可以为全贯穿的通孔，也可以为仅贯穿部分层的盲孔(即只会连接起来几个布线层不会从顶层布线层01到底层布线层04都电连接)。
86.在本实施例中，可以在每个布线层上的空白区域，都设置有接地布线面，例如铺设有接地覆铜，从而起到对于板间的布线层上的第一信号线的地隔离。防止其受到外界因素的影响，导致其传输的输入信号或输出信号受到影响。
87.可以理解的是，在本实施例中，第一信号线的数量为多根，多根第一信号线分别设置在不同的布线层上。如此，在本实施例中，多根第一信号线不会都设置在同一布线层上，会分别设置在不同的布线层上，例如第二布线层02上有两根、第三部布线层上有一根。如此，在实际应用中，能够防止多根第一信号线之间产生信号干扰。同时，由于设置在不同的布线层上，芯片引脚安装位10和冗余引脚安装位30之间的第一信号线的长度也可以尽量缩短(因为不在同一布线层上，能够布线的空间较大，可以实现尽量短距离走线)，从而保证了输入信号/输出信号的信号质量不会因为第一信号线过长而降低。
88.具体地，结合上述实施例内容，参考图2-图5，电路板00设置有四个布线层，四个布线层上的空白区域都铺设有接地覆铜，四个布线层之间的接地覆铜通过过孔h12、过孔h13、过孔h14和过孔15实现互相电连接。
89.mic引脚安装位通过连接顶层布线层01和第三布线层03的盲孔h11、连接底层布线层04和第三布线层03的盲孔h20、连接顶层布线层01和第三布线层03的盲孔h5和置于第三布线层03上的第一信号线与mic1冗余引脚安装位30实现电连接。
90.inn引脚安装位通过连接顶层布线层01和第二布线层02的盲孔h10、连接第二布线层02和底层布线层04的盲孔h17、连接顶层布线层01和第二布线层02的盲孔h6和置于第二布线层02上的第一信号线与inn1冗余引脚安装位30实现电连接。
91.inp引脚安装位通过过孔h9、连接顶层布线层01和第三布线层03的盲孔h7和置于第三布线层03上的第一信号线与inp1冗余引脚安装位30实现电连接。
92.如此，通过上述设置，不仅仅能够防止传输输入信号和输出信号的第一信号线受到外界环境的干扰，也能够使其的走线距离足够的短，并且不与其他第一信号线贴近，有效地提高了输入信号和输出信号在电路板00上传输时的信号质量，进而提高了测试结果的准确性。
93.在本发明一实施例中，参考图1-5，电路板00上还设置有测试终端安装位组；
94.其中，测试终端安装位组包括多个测试安装位40，测试安装位40的数量与芯片引脚安装位10的数量一致，多个测试安装位40和多个芯片引脚安装位10一一对应电连接，多个测试安装位40用于接入测试终端。
95.在本实施例中，测试安装位40同样可以采用上述实施例中的焊盘来实现，多个测试安装位40设置于电路板00的底层布线层04，测试安装位40经过孔与对应的芯片引脚安装位10实现电连接。如此，在测试过程中，能够方便测试人员将电路板00和测试终端之间实现电连接。同时，相比较于将多个测试安装位40和芯片引脚安装位10放置于同一布线层，能够有效地缩短测试安装位40和对应的芯片安装位之间的连接用第一信号线走线距离，从而提高第一信号线上传递的信号的质量，以更进一步提高测量结果的准确性。
96.具体地，参考图1-图5，结合上述实施例内容，测试安装位40组包括vdd测试安装位
40、data测试安装位40、clk测试安装位40、l/r测试安装位40、gnd测试安装位40、sub测试安装位40、mic测试安装位40、inn测试安装位40、inp测试安装位40和vmic测试安装位40。vdd测试安装位40通过过孔h1与vdd引脚安装位电连接，data测试安装位40通过过孔h2与data引脚安装位电连接，clk测试安装位40通过过孔h3与clk引脚安装位电连接，sub测试安装位40通过过孔h16与sub引脚安装位电连接，mic测试安装位40通过连接第三布线层03和底层布线层04的盲孔h20以及连接顶层布线层01和第三布线层03的盲孔h11与mic引脚安装位电连接，inn测试安装位40通过连接第二布线层02和底层布线层04的盲孔h17以及连接顶层布线层01和第二布线层02的盲孔h10与inn引脚安装位连接，inp测试安装位40通过过孔h9与inp引脚安装位连接，vmic测试安装位40通过连接底层布线层04和第二布线层02的盲孔h19以及连接顶层布线层01和第二布线层02的盲孔h8与vmic引脚安装位连接。
97.以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。