最佳工作点可调的硅纳米线阵列式加速度计及其加工方法

1.本发明属于加速度计技术领域，具体涉及最佳工作点可调的硅纳米线阵列式加速度计及其加工方法。


背景技术：

2.硅纳米线是一种新型的一维纳米材料，外界环境的微妙变化就能够引起材料本身性质的剧烈变化，使得硅纳米线器件具有很高的灵敏性。目前，市面上的硅纳米线器件无法根据实际应用场景进行适应性调整，故而无法达到最佳工作点。


技术实现要素：

3.本发明的目的是针对上述问题，提供最佳工作点可调的硅纳米线阵列式加速度计及其加工方法。
4.为了实现以上目的，本发明采用以下技术方案：
5.最佳工作点可调的硅纳米线阵列式加速度计的加工方法，包括以下步骤：
6.s1、选取一块(111)型soi硅片，在其顶层硅表面制备一层氮化硅薄膜，形成致密的介质掩膜层；
7.s2、在介质掩膜层转移小三角形阵列图案，并刻蚀三角形处的氮化硅，以形成小三角形阵列窗口；接着对小三角形阵列窗口处的顶层硅进行干法刻蚀，制得深度相同的竖直小三角形槽，以形成小三角形阵列槽，然后去除光刻胶；
8.s3、基于自限制热氧化工艺对小三角形阵列槽进行氧化；
9.s4、在介质掩膜层转移大三角形阵列图案，并刻蚀三角形处的氮化硅，以形成大三角形阵列窗口；接着对大三角形阵列窗口处的顶层硅进行干法刻蚀，制得深度相同的竖直大三角形槽，以形成大三角形阵列槽，然后去除光刻胶；
10.其中，小三角形阵列槽与大三角形阵列槽构成以三个竖直大三角形槽围合区域的中部具有一个竖直小三角形槽为阵列单元的阵列结构；
11.s5、对大三角形阵列槽的各竖直大三角形槽进行各项异性湿法腐蚀，形成六边形腐蚀槽阵列；其中，相邻两个六边形腐蚀槽之间形成单晶硅薄壁结构，同一阵列单元的三个六边形腐蚀槽中间出现相对的类锥体结构；
12.s6、基于自限制热氧化工艺对硅片进行氧化后，所有单晶硅薄壁结构的顶部中央位置都形成单晶硅纳米线，构成硅纳米线阵列；
13.s7、在硅片的适当位置刻蚀氮化硅形成方形窗口，对方形窗口硼离子注入后再进行退火，之后制作正、负电极；
14.s8、在悬空的氮化硅薄膜上制作栅极；所述栅极用于调节硅纳米线阵列的沟道；
15.s9、在硅片的适当位置制作隔离沟道，以实现正、负电极的物理隔绝；
16.s10、去除被氧化的单晶硅薄壁结构，释放整个结构。
17.作为优选方案，所述栅极位于硅纳米线的正上方，栅极的宽度为1-100μm。
18.作为优选方案，所述阵列单元中的三个竖直大三角形槽的分布为两个位于同一行、剩余的一个位于另一行。
19.作为优选方案，相邻阵列单元共用二个竖直大三角形槽，四个竖直大三角形槽的分布为两个位于同一行、另两个位于另一行。
20.作为优选方案，所述阵列单元的数量为2-1000。
21.作为优选方案，所述小三角形窗口替换为圆形或正方形。
22.作为优选方案，所述单晶硅薄壁结构的预设宽度小于1μm。
23.作为优选方案，所述单晶硅纳米线的宽度为10-800nm。
24.本发明还提供如上任一项方案所述的加工方法制得的硅纳米线阵列式加速度计。
25.作为优选方案，硅纳米线阵列式加速度计通过栅极调节硅纳米线沟道载流子的浓度，找到加速度计的最佳工作点。
26.与现有技术相比，本发明的有益效果是：
27.本发明由氮化硅薄膜和多根硅纳米线支撑起多个质量块作为加速度计的核心结构，不仅实现了器件结构上的创新，且创造性地在加速度计上制备了栅极，通过调制栅极改变硅纳米线沟道的载流子浓度，能找到加速度计最佳工作点。另外，栅极结构能够有效地保护硅纳米线不因各种原因断裂，大大提高了硅纳米线器件的长期稳定性。
28.本发明的硅纳米线加速度计由于硅纳米线和质量块结构的特殊设计，使得加速度计在加速度值较大的情况下仍能正常工作，可实现超大量程的加速度计的制备。
附图说明
29.图1a是在顶层硅上制作氮化硅薄膜示意图。
30.图1b是在硅片上制作大、小三角形腐蚀槽局部示意图。
31.图1c是湿法腐蚀大三角形阵列槽形成倾斜的六边形腐蚀槽局部示意图。
32.图1d是硅纳米薄壁热氧化形成硅纳米线示意图。
33.图1e是释放整个结构后硅纳米线支撑质量块的示意图。
34.图1f是实施例一的加速度计的示意图；
35.图2是实施例二的加速度计的结构示意图；
36.图3是实施例三的加速度计的示意图；
37.图4a、图4b和图4c是湿法腐蚀大三角形槽后的照片。
具体实施方式
38.为了更清楚地说明本发明实施例，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
39.本发明的最佳工作点可调的硅纳米线阵列式加速度计主要包括硅纳米线、氮化硅薄膜、质量块、金电极、栅极以及硅基底，金电极和栅极在体硅上。其中，加速度计的核心结构是由氮化硅薄膜和多根硅纳米线支撑起的多个质量块构成，栅极可以调制硅纳米线沟道。
40.具体地，最佳工作点可调的硅纳米线阵列式加速度计的加工方法，包括以下步骤：
41.s1.选取一块(111)型soi硅片，在其顶层硅表面制备一层氮化硅薄膜，形成致密介质掩膜层，通过光刻工艺转移多个三角形图案，同时进行rie工艺，刻蚀三角形图形处的氮化硅，以形成小三角形阵列窗口。
42.s2.对步骤s1所述的小三角形阵列窗口处的硅进行干法刻蚀，制备出多个深度一致的竖直三角形槽，形成小三角形阵列槽，然后去除光刻胶。
43.s3.基于自限制热氧化工艺对步骤s2所述的小三角形阵列槽进行氧化。
44.s4.通过光刻工艺在步骤s1中生成的介质掩膜层中形成大三角形阵列窗口。
45.s5.对步骤s4所述的大三角形阵列窗口处的硅进行干法刻蚀，一直刻蚀到soi硅片的氧化层，制备出竖直大三角形阵列槽。
46.s6.去除光刻胶，然后将步骤s5中的大三角形槽进行各项异性湿法腐蚀，形成每个侧壁均属于{111}晶面族的六边形阵列腐蚀槽，且相邻两个六边形腐蚀槽之间形成单晶硅薄壁结构，每三个互相相邻的六边形腐蚀槽中间出现相对的类锥体结构。
47.s7.基于自限制热氧化工艺对硅片进行氧化后，所有单晶硅纳米墙壁的顶部中央位置都形成单晶硅纳米线。
48.s8.在芯片的适当位置刻蚀氮化硅形成方形窗口，对方形窗口硼离子注入后再进行退火，之后再在该区域制作金电极。然后在悬空的氮化硅薄膜上制作栅极。
49.s9.在硅片的适当位置制作隔离沟道，以实现器件正负极的物理隔绝。
50.s10.用boe(buffer oxide etching solution)去除氧化硅薄壁阵列，释放整个结构。
51.作为优选实施方式，步骤s1中的氮化硅薄膜是用低应力cvd薄膜生长技术制备的且氮化硅薄膜的厚度为50nm-5μm。
52.作为优选实施方式，步骤s1所形成的小三角形窗口的边长为1-50μm，且这个窗口也可以是诸如圆形、正方形等图案。
53.作为优选实施方式，步骤s2中的竖直小三角形槽的深度均为1-100μm。
54.作为优选实施方式，步骤s3中的氧化深度为100nm-20μm。
55.作为优选实施方式，步骤s4中的大三角形阵列由两个基本单元组成，第一个基本单元是一个三角形在上，两个三角形在下；第二个基本单元是两个三角形在上，一个三角形在下。两个基本单元依次排列，由1-1000个这样的排列组成三角形阵列。同时也要指出，大三角形阵列也可以由任意其中一个基本单元单独组成。
56.作为优选实施方式，步骤s5中的竖直大三角形阵列槽的深度均为1-100μm。
57.作为优选实施方式，步骤s6中的溶液是10-100℃、10-80wt％的koh溶液，湿法腐蚀时间为5分钟-10小时。
58.作为优选实施方式，步骤s6中的形成的单晶硅薄壁结构的预设宽度小于1μm。
59.作为优选实施方式，步骤s7中形成的单晶硅纳米线的宽度为10-800nm。
60.作为优选实施方式，步骤s8中的离子注入工艺，离子注入能量为5-100kev，离子注入计量为0.1e15cm-2-10e15cm-2
,退火温度为200-4000℃，退火时间为5分钟-10小时。
61.作为优选实施方式，步骤s8中的栅极位于硅纳米线的正上方且每根硅纳米线都被栅极覆盖，栅极的宽度为1-100μm。
62.作为优选实施方式，步骤s8中的栅极通过调节硅纳米线沟道载流子的浓度，可以找到加速度计的最佳工作点。
63.作为优选实施方式，步骤s9的隔离沟道是将硅片刻蚀到氧化层或者氧化层以下制作的。
64.作为优选实施方式，步骤s10中释放出的单晶硅纳米线以步骤s8制作的栅极为特殊的保护结构。
65.以下通过具体实施例进行详细说明：
66.实施例一：
67.本实施例的最佳工作点可调的硅纳米线阵列式加速度计，主要包括硅纳米线8、氮化硅薄膜1、质量块9、金电极12以及栅极13。当加速度计受到外界的加速度作用时，质量块9会上下移动产生位移，质量块9的移动会使得硅纳米线8发生形变，从而影响到硅纳米线8的电导，进而造成信号的变化，通过金电极12将信号输出出去；同时加速度计的栅极13能够调制硅纳米线沟道载流子浓度，进而找到加速度计的最佳工作点。
68.本实施例的最佳工作点可调的硅纳米线阵列式加速度计的加工方法，至少包括如下步骤：
69.1.首先选取一块(111)型soi硅片，在所述硅片顶层硅2表面用低应力cvd薄膜生长技术制备一层厚度为50nm-5μm的氮化硅薄膜1，形成致密介质掩膜层。如图1a所示。通过光刻工艺转移小三角形阵列14图案,对小三角形阵列14进行rie工艺，刻蚀图案处的氮化硅，形成小三角形阵列窗口，单个小三角形窗口的边长为1-50μm。对小三角形阵列窗口处的硅进行干法腐蚀，制备出深度一致且均为1-100μm的竖直小三角形阵列槽。去除光刻胶，并基于自限制热氧化工艺对竖直小三角形阵列槽氧化100nm-20μm。如图1b所示。
70.2.通过光刻工艺在氮化硅层1形成大三角形阵列窗口5，该大三角形阵列由两个基本单元组成，第一个基本单元是上面一个三角形，下面两个三角形；第二个基本单元是下面两个三角形，上面一个三角形，这两个基本单元依次交叉放置就组成了本实施例一中的大三角形阵列。对大三角形阵列5窗口处的硅进行干法刻蚀，一致刻蚀到硅片的氧化硅层3，制备出深度均为1-100μm的竖直大三角形槽，并去除光刻胶。如图1b和图1e所示。
71.3.在10-100℃、10-80wt％的koh溶液中，对硅片进行各项异性湿法腐蚀，腐蚀时间为5分钟-10小时，步骤2中的大三角形阵列5槽会被腐蚀成每个侧壁均属于{111}晶面族的六边形腐蚀槽6，如图1c、4a、4b、4c所示。相邻两个六边形腐蚀槽6之间形成预设宽度小于1μm的单晶硅薄壁结构7，每三个相互相邻的腐蚀槽中间出现两个相对的类锥体结构，位于上方的类锥体就是硅纳米线阵列加速度计的质量块9(其中，质量块的悬空需要两个过程，一个是小三角形打断，另一个是后续的boe去除被氧化的单晶硅薄壁结构彻底打断，实现质量块的悬空)。如图1c和图1e所示。
72.4.基于自限制热氧化工艺对硅片进行氧化后，所有单晶硅纳米墙壁7的顶部正中央会形成单晶硅纳米线8。如图1d所示。
73.5.在芯片的左上角和右下角分别刻蚀氮化硅形成方形窗口，对方形窗口硼离子注入后再进行退火，离子注入能量为5-100kev，离子注入计量为0.1e15cm-2-10e15cm-2
，退火温度为200-4000℃，退火时间为5分钟-10小时，之后在该区域制作金电极12。然后在悬空的氮化硅上制备栅极，栅极的宽度为1-100μm，制备的栅极在硅纳米线的正上方，每根硅纳米
线上都覆盖有栅极。在硅片的适当位置把硅片刻蚀到氧化层3制作器件的隔离沟道11，实现器件正负极的物理隔绝，如图1f所示。
74.6.用boe(buffer oxide etching solution)去除步骤3中被氧化的单晶硅纳米墙壁，释放出整个结构。
75.实施例二：
76.本实施例与实施例一在加工流程上基本一致，但在器件结构上不同，如图1f和图2所示：本实施例在步骤1和步骤2中分别形成的三角形阵列与实施例一不同，本实施例在步骤2中的三角形阵列是以一个三角形在上，两个三角形在下为一个基本单元，由若干个这样的基本单元组成本实施例的三角形阵列。
77.在制作隔离沟道时也不同，本实施例在基本单元之间和基本单元内部都制作了隔离沟道，在每两个相邻的基本单元的右下角三角形和左下角三角形之间制作了隔离沟道，在每个基本单元内部的上三角形和右下三角形之间制作了隔离沟道。
78.另外，制备的栅极也不同，本实施例由于基本单元内部制作了隔离沟道，因此，制备的栅极只需要覆盖两根硅纳米线即可。
79.其他可以参考实施例一。
80.实施例三：
81.本实施例与实施例一在加工流程上基本一致，但在器件结构上不同，如图1f和图3所示，本实施例在步骤1和步骤2中分别形成的三角形阵列实施例一不同，本实施例在步骤2中的三角形阵列是以两个三角形在上，一个三角形在下为一个基本单位，由若干个这样的基本单元组成本实施例的三角形阵列；
82.在制作隔离沟道时也不同，本实施例在基本单元之间和基本单元内部都制作了隔离沟道，在每两个相邻的基本单元的右上角三角形和左上角三角形之间制作了隔离沟道，在每个基本单元内部的下三角形和右上三角形之间制作了隔离沟道。
83.另外，制备的栅极也不同，本实施例由于基本单元内部制作了隔离沟道，因此，制备的栅极只需要覆盖两根硅纳米线即可。
84.其他可以参考实施例一。
85.以上所述仅是对本发明的优选实施例及原理进行了详细说明，对本领域的普通技术人员而言，依据本发明提供的思想，在具体实施方式上会有改变之处，而这些改变也应视为本发明的保护范围。