1.一种基于fpga的声纳信号匹配滤波处理方法，其特征在于，包括下列步骤：
2.根据权利要求1所述的一种基于fpga的声纳信号匹配滤波处理方法，其特征在于，在所述基于fpga的声纳信号匹配滤波处理方法中，进一步包括步骤（f）当系统调整发射波形参数时，通过spi接口将新的匹配滤波器系数ci下发至系数更新模块，系数更新模块将写使能信号en_w设置为高电平，并在n个控制时钟周期内，通过地址总线add_w和数据总线data_w，将匹配滤波器系数ci依次写入系数更新模块，同时将匹配滤波器系数矩阵中非0值的个数k传递给求模模块。
3.根据权利要求1所述的一种基于fpga的声纳信号匹配滤波处理方法，其特征在于，在步骤（a）中，所述数据缓存移位寄存器中输入数据相匹配的采样率由采样时钟决定，每个采样时钟输入一个数据，每个数据位宽为2d，每个数据中高d位为实部，低d位为虚部。
4.根据权利要求3所述的一种基于fpga的声纳信号匹配滤波处理方法，其特征在于，在步骤（b）中，所述数据缓存移位寄存器输出数据相匹配的采样率与输入数据相同，每个采样时钟输出一个结果，每个结果位宽为d。
5.根据权利要求4所述的一种基于fpga的声纳信号匹配滤波处理方法，其特征在于，在上述方法中，每个clk_data上升沿时刻，数据向右移动一个存储空间，并移入一个新的数据，数据移入移出为时钟驱动自动进行，无需手动搬运。
6.根据权利要求5所述的一种基于fpga的声纳信号匹配滤波处理方法，其特征在于，在步骤（c）中，每个匹配滤波器系数ci为2d比特,其中高d位为实部，低d位为虚部，匹配滤波器系数ci经一次加载后，无需随每个采样点进行移位。
7.根据权利要求6所述的一种基于fpga的声纳信号匹配滤波处理方法，其特征在于，在步骤（d）中，用一个dsp乘法器完成匹配滤波所需的所有乘法计算，时序控制模块根据内部计数值，在不同时刻输出不同选择信号，改变乘法器的两个输入，得到相应乘法输出，并对输出分组进行累加，具体做法步骤如下：
8.根据权利要求7所述的一种基于fpga的声纳信号匹配滤波处理方法，其特征在于，在步骤（e）中，求模模块利用乘累加模块的四个累加值，以及匹配滤波器系数矩阵中非0值的个数k，得到匹配滤波器最终的匹配滤波输出，步骤如下：
9.一种基于fpga的声纳信号匹配滤波处理系统，用于执行如权利要求1至9任一所述的基于fpga的声纳信号匹配滤波处理方法，其特征在于，包括：
10.根据权利要求9所述的一种基于fpga的声纳信号匹配滤波处理系统，其特征在于，所述基于fpga的声纳信号匹配滤波处理系统进一步包括系数更新模块和可通信地连接于所述系数更新模块的spi接口，所述spi接口包含时钟信号线、数据信号线与片选信号线，所述spi接口用于修改匹配滤波器系数矩阵，所述系数更新模块可通信地连接于所述求模模块。
11.根据权利要求9所述的一种基于fpga的声纳信号匹配滤波处理系统，其特征在于，所述乘累加器包括一个dsp乘法器和连接于所述dsp乘法器的多个累加模块，其中所述dsp乘法器和所述累加模块可通信地连接于所述时序控制模块。
12.根据权利要求9所述的一种基于fpga的声纳信号匹配滤波处理系统，其特征在于，数据缓存移位寄存器为n阶移位寄存器数组，每个寄存器为2d比特,其中高d位为输入信号实部，低d位为输入信号虚部。
13.根据权利要求9所述的一种基于fpga的声纳信号匹配滤波处理系统，其特征在于，时序控制模块的控制时钟为内部逻辑运行基准时钟，时序控制模块由一个主计数器驱动，并在计数器的不同计数值上，控制其它各模块进行相应的操作，计数器的驱动时钟为主控时钟clk_ctrl。