Mems陀螺仪的带内跳动去除的制作方法
【专利摘要】一种能连接到振动MEMS陀螺仪(VMEMS)的振动陀螺仪电路(VCIRC)。所述电路包括驱动电路(DRIVE)，所述驱动电路被布置成在连接所述电路时驱动所述振动MEMS陀螺仪(VMEMS)以及测量单元(DMU)，所述测量单元提供驱动测量电压信号(DMV)，所述驱动测量电压信号形成某一质量沿着驱动轴线的位移的量度。感测电路(SENSE)被布置成处理所述振动MEMS陀螺仪(VMEMS)的感测测量信号，所述感测测量信号形成所述质量沿着感测轴线的位移的量度。数字采样时钟产生器(SCG)被布置成从输入信号(FDxy)产生采样时钟信号(SCLK)，所述输入信号能从驱动测量电压信号(DMV)导出。所述采样时钟产生器(SCG)包括振荡器(HFOSC)，所述振荡器被布置成产生主时钟(MOSC)；以及计数器单元(OSCCNTR)，所述计数器单元被布置成在所述输入信号的一个周期期间对主时钟周期计数。所述时钟产生器还包括计数监视器(NCM)，所述计数监视器被布置成确定在多少个输入信号周期期间所述计数保持恒定，且将恒定周期的数目(Ncp)与恒定周期的临界数目(Ncp_crit)相比较。每当所述计数监视器(NCM)已经确定所述恒定周期的数目(Ncp)超出所述恒定周期的临界数目(Ncp_crit)时，移频器(FSH)将触发所述振荡器以改变所述主时钟频率。
【专利说明】
MEMS陀螺仪的带内跳动去除
技术领域
[0001]本发明涉及振动陀螺仪电路、振动陀螺仪装置、设备、半导体装置以及方法。
【背景技术】
[0002 ]在测量角旋转速率的多种系统中会使用振动微机电系统(MEMS)陀螺仪。振动MEMS陀螺仪在此包括通过弹簧连接到基板的陀螺仪质量。陀螺仪质量可通过使用引起且维持移动的驱动力而在谐振振荡中沿着驱动轴线移动。使用驱动致动单元和驱动测量单元以及相关联的电路来提供和控制驱动力。
[0003]驱动致动单元包括例如沿着驱动轴线在基板上的电容器板与可移动陀螺仪质量上的相对电容器板之间的电容耦合。通过对驱动致动单元的电容器板施加电压，可以引起作用于陀螺仪质量的力以作为电容力，由此移动陀螺仪质量。
[0004]驱动测量单元包括例如一对相似的电容器板。驱动测量单元的电容器板之间的电容被测量为驱动测量信号，且形成陀螺仪质量沿着驱动轴线的位移的指示。
[0005]科里奥利力将在存在角旋转的情况下施加到陀螺仪质量。科里奥利力与陀螺仪质量的速度、陀螺仪质量的角旋转速率以及陀螺仪质量的质量成正比，且垂直于移动的方向。科里奥利力由此引起陀螺仪质量沿着垂直于驱动轴线的感测轴线的位移。可以使用陀螺仪质量沿着感测轴线的位移的测量结果来获得科里奥利力的量度且因此获得角旋转速率的量度。在此，提供感测测量单元，该感测测量单元类似于驱动测量单元，可以包括沿着感测轴线在基板上的感测电容器板与可移动陀螺仪质量上的相对感测电容器板之间的电容耦合。感测测量单元的感测电容器板之间的电容被测量为感测测量信号，且形成陀螺仪质量沿着感测轴线的位移的指示。
[0006]确定角旋转速率需要陀螺仪质量沿着驱动轴线的恒定移动。在此，振动MEMS陀螺仪包括驱动电路，该驱动电路测量且控制陀螺仪质量的正弦移动的振幅。在振动MEMS陀螺仪中，测量和控制可以通过以下方法执行:确定参考振幅与移动的振幅之间的差值，且控制驱动致动信号的增益以控制驱动致动单元，使得驱动致动单元根据增益向驱动致动单元的电容器板提供电压。
[0007]在已知的振动MEMS陀螺仪中，移动的振幅可以通过以下方法测量:通过使用锁相环(PLL)从驱动测量信号确定具有与驱动测量信号有关的适当相位的同相时钟以与驱动测量信号的端值一致，而在驱动测量信号的端值处每周期对驱动测量信号进行一次采样。因此，当驱动测量信号的周期(例如)由于陀螺仪质量的振荡周期的改变(陀螺仪质量的振荡周期的改变是由于例如温度等环境条件导致)而改变时，PLL也可以维持适当的相位。
[0008]通过确定陀螺仪质量沿着感测轴线的正弦位移的振幅和相对相位的量度来执行对角旋转速率的确定，相对于陀螺仪质量沿着驱动轴线的位移测量相对相位。在此，振动MEMS陀螺仪包括感测电路，该感测电路使用同相时钟对与驱动测量信号具有相位关系的感测测量信号采样以获得同相感测测量样本，且使用正交时钟对在相对于驱动测量信号的正交相位处的感测测量信号采样以获得正交感测测量样本，该正交感测测量样本与感测测量信号和驱动测量信号之间的所谓的正交信号相关联。组合同相感测测量样本和正交感测测量样本则允许确定沿着感测轴线的位移的振幅，且由此确定角旋转速率的量度和正交信号的振幅的量度。
[0009]在已知振动MEMS陀螺仪中，使用锁相环(PLL)从驱动测量信号建立同相时钟，且在一些已知振动MEMS陀螺仪中，使用另一锁相环(PLL)从驱动测量信号建立正交时钟。
【发明内容】
[0010]本发明提供如所附权利要求书中所描述的一种振动陀螺仪电路、一种振动陀螺仪装置、一种设备、一种半导体装置以及方法。
[0011 ]在从属权利要求项中阐述本发明的具体实施例。
[0012]将通过下文中所描述的实施例明白并且参考这些实施例阐明本发明的这些以及其他方面。
【附图说明】
[0013]将参考图式仅通过举例来描述本发明的另外的细节、方面和实施例。图中的元件出于简单和清晰性目的而示出，且未必按比例绘制。
[0014]图1是示意性地示出振动MEMS陀螺仪的例子的功能图；
[0015]图2是示意性地示出振动陀螺仪电路的实施例的例子的框图；
[0016]图3是示意性地示出采样时钟产生器SCG的实施例的例子的框图，该采样时钟产生器可以用于图2的例子；
[0017]图4是示出指示图3的例子的可能操作的数字信号的时序图；
[0018]图5是示出指示图3的例子的可能操作的其它数字信号的时序图；
[0019]图6是示意性地示出用于执行SENSE电路的模拟的电路的框图；
[0020]图7示出随时钟频率Fclk而变的ADC的模拟输出信号的噪声水平的曲线图；
[0021 ]图8是列出在16MHz的情况下的频率17kHz和19kHz的谐波的表格；
[0022 ]图9示出全部具有值I的在16MHz的情况下的频率17kHz和19kHz的谐波；
[0023]图10示出图9的谐波(即点)，其中每个谐波被给定与其在图9中的先前谐波的Y值的频率间隔；
[0024]图11示出在SCG中执行的此类方法的流程图；
[0025]图12示意性地示出根据实施例的用于产生时钟频率Fclk的时钟电路；
[0026]图13示意性地示出设备的实施例的例子；
[0027]图14示意性地示出从输入信号产生采样时钟信号的方法的实施例的例子。
【具体实施方式】
[0028]因为以下例子可以最大程度地由本领域的技术人员已知的电子组件和电路构成，所以将在不超过被认为理解且了解本发明的基础概念所必需的程度上解释细节，以便不与本发明的教示混淆或弄混。
[0029 ] 图1示意性地示出振动MEMS陀螺仪VMEMS的例子。振动MEMS陀螺仪VMEMS具有陀螺仪质量M，该陀螺仪质量M通过用对应的弹簧系数Kx、Ky指示的弹簧连接到基板SUBS。图1另外示意性地指示活塞Dx和Dy，活塞Dx和Dy指示弹簧的阻尼特性和陀螺仪质量M的移动的摩擦(例如空气摩擦)的模型化。陀螺仪质量M可使用驱动力沿着驱动轴线X移动。使用驱动致动单元DAU和驱动测量单元DMU以及相关联的电路(在下文示出和描述示例性电路)来提供和控制驱动力。驱动致动单元DAU包括驱动电容器CA，该驱动电容器CA具有连接到基板SUB的驱动电容器板和连接到可移动陀螺仪质量M的相对驱动电容器板。相对驱动电容器板可以通过可移动质量M的一部分形成。驱动致动单元DAU的驱动电容器CA朝向为使得驱动电容器板和相对驱动电容器板之间的电容力沿着驱动轴线X朝向，以用于提供移动陀螺仪质量M的驱动力。
[0030]驱动测量单元DMU包括测量电容器CM，该测量电容器CM具有连接到基板SUB的测量电容器板和连接到可移动陀螺仪质量M的相对测量电容器板。相对测量电容器板可以通过可移动质量M的一部分形成。驱动测量单元DMU的测量电容器CM朝向为使得测量电容器板和相对测量电容器板之间的电容力沿着驱动轴线X朝向。因此，测量电容器板和相对测量电容器之间的电容力的量度可以提供陀螺仪质量M沿着驱动轴线的位移的量度。
[0031]感测测量单元SMU包括感测电容器CS，该感测电容器CS具有连接到基板SUB的感测电容器板和连接到可移动陀螺仪质量M的相对感测电容器板。相对感测电容器板可以通过可移动质量M的一部分形成。感测测量单元SMU的感测电容器CS朝向为使得感测电容器板和相对感测电容器板之间的电容力沿着感测轴线y朝向，感测轴线y垂直于驱动轴线X。
[0032]图2示意性地示出振动陀螺仪电路VCIRC的实施例的例子，振动陀螺仪电路VCIRC包括驱动电路DRIVE和感测电路SENSE。驱动电路DRIVE被布置成驱动振动MEMS陀螺仪VMEMS。感测电路SENSE被布置成处理振动MEMS陀螺仪VMEMS的感测测量信号。
[0033]振动MEMS陀螺仪VMEMS可以例如是图1中示出的振动MEMS陀螺仪VMEMS。在图2的例子中，驱动电路DRIVE示出为连接到驱动致动单元DAU和驱动测量单元DMU，且感测电路SENSE连接到感测测量单元SMU。然而，这两个电路DRIVE、SENSE还可以适合于与图1中示出的振动MEMS陀螺仪不同类型的振动MEMS陀螺仪且与所述不同类型的振动MEMS陀螺仪一起使用。
[0034]可以适合于特定实施方案的任何方式实施驱动电路DRIVE。在示出的例子中，驱动电路DRIVE包括第一电容-电压单元C2V!、波峰检测器PkD、积分器INT以及可变增益放大器VGA0
[0035]第一电容-电压单元C2Vi连接到驱动测量单元DMU的测量电容器CM，且被布置成提供测量电容器CM的电容器板之间的电容的量度以作为驱动测量电压信号DMV。在此，第一电容-电压单元C2Vi被布置成提供驱动测量电压信号DMV，该驱动测量电压信号DMV指示陀螺仪质量M沿着振动MEMS陀螺仪VMEMS的驱动轴线x的位移。
[0036]可变增益放大器VGA连接到驱动致动单元DAU的驱动电容器CA以将驱动电压信号DAS提供到驱动电容器CA，从而引起驱动电容器CA的电容器板之间的电容力沿着驱动轴线朝向，且由此引起且维持陀螺仪质量M沿着驱动轴线X的移动。
[0037]积分器INT被布置成对驱动测量电压信号DMV求积分以获得求积分后的驱动测量电压信号DMI。积分器有效地将驱动测量电压信号DMV的相位移位90度，以补偿驱动信号和驱动测量信号之间的振动MEMS的相位滞后。
[0038]波峰检测器PkD被布置成检测驱动测量电压信号DMV的波峰以获得峰值。使用减法器SUB从AGC_REF信号减去峰值可变增益放大器VGA的增益因子g。在此，驱动电路DRIVE可以控制振动MEMS陀螺仪VMEMS以使振动MEMS陀螺仪VMEMS以与预定参考包络振幅AGC_ref相对应的预定振幅振荡。
[0039]阈值检测器ThrM被布置成对驱动测量电压信号DMV执行阈值检测以获得数字信号FD ο阈值检测使用与驱动测量电压信号DMV的零电平相对应的阈值，使得在数字信号FD中反映出驱动测量电压信号DMV的符号变化。数字采样时钟产生器SCG被布置成接收数字信号H)以作为输入信号，且取决于预定的同相相移分数PhI产生采样时钟ICLK以作为同相采样时钟ICLK，以便获得与驱动测量电压信号DMV同相的同相采样时钟。因此，同相采样时钟被布置成与驱动测量电压信号DMV中的端值匹配，从而允许使用同相采样时钟对驱动测量电压信号DMV的包络有效地采样。
[0040]因此，驱动电路DRIVE，且更具体地说，数字采样时钟产生器SCG在不使用PLL(锁相环)的情况下产生同相采样时钟ICLK。在此，与使用PLL相关联的至少一些缺点得到减轻，例如，PPL需要与PLL的环路滤波器相关联的外部组件和外部引脚、PLL的建立时间、PLL所需的半导体装置面积和/或PLL的功耗。
[0041]预定参考包络振幅AGC_ref和/或预定同相相移分数PhI可以预存储在驱动电路DRIVE的非易失性存储器(未示出)中，例如，在制造期间由用户编程。非易失性存储器可以与驱动电路DRIVE整合或提供为单独的存储器装置。预定参考包络振幅AGC_ref和/或预定同相相移分数PhI可以在驱动电路DRIVE的使用期间由用户提供，例如，由被布置成操作和控制驱动电路DRIVE的控制器提供。
[0042]感测电路SENSE包括第二电容-电压单元C2V2、可编程增益放大器PGA、采样器頂0D、低通滤波器LPF以及模数转换器ADC。
[0043]第二电容-电压单元C2V2连接到感测测量单元SMU的感测电容器CS，且被布置成提供感测电容器CS的电容器板之间的电容的量度以作为感测测量电压信号SMV。在此，第二电容-电压单元C2V2被布置成提供感测测量电压信号SMV，该感测测量电压信号SMV指示陀螺仪质量M沿着感测轴线y的位移，感测轴线X与驱动轴线X成某一感测角。此类位移可以与由角旋转速率引起的科里奥利力相关联。
[0044]采样器IMOD连接到数字采样时钟产生器SCG以从数字采样时钟产生器SCG接收同相采样时钟ICLK。采样器HTOD连接到第二电容-电压单元C2V2以从第二电容-电压单元C2V2接收感测测量电压信号SMV。可编程增益放大器PGA接收第二电容-电压单元C2Vd^输出电压且放大该电压以获得感测测量电压信号SMV。采样器IMOD被布置成用同相采样时钟ICLK对感测测量电压信号SMV采样，以获得同相感测采样值。模数转换器ADC可以是(未在图2中示出的)采样处理器的部分(或连接到采样处理器)，该采样处理器被布置成取决于至少同相感测采样来确定角速率的量度AR0T，且以模拟或数字形式将量度AROT输出到另一单元(未示出)。如此的角速率的确定是技术人员已知的，且不在此处另外详细描述。
[0045]量度AROT可以是模拟量度，且感测电路SENSE可以另外包括将模拟量度转换成数字值的模数转换器ADC。
[0046]图3示意性地示出采样时钟产生器SCG的实施例的例子。将参考图4中示出的随从左到右行进的时间七变化的示意性、简化、示例性信号?0、103(:、^)_03(:、^)_03(:/、SCLK来描述采样时钟产生器SCG的操作。
[0047]图3中示出的采样时钟产生器SCG被布置成从输入信号H)产生采样时钟信号SCLK。采样时钟产生器SCG包括(高频)振荡器HFOSC、同步单元SYN、计数寄存器CNTRREG、乘法器MULT以及延迟单元DLY。输入信号FD是可从振动MEMS陀螺仪VMEMS的驱动测量电压信号DMV导出的信号，且可以与参考图2描述的数字信号H)相对应。振荡器HFOSC被布置成产生具有主时钟周期M0SC_PER的主时钟MOSC，如图4中指示。应了解，已经以比实际上使用的主时钟频率更低的主时钟频率来绘制主时钟MOSC，以免混淆图式。
[0048]同步单元SYN被布置成接收输入信号H)。同步单元SYN被布置成从输入信号H)产生同步脉冲FD_0SC。在此，同步单元被布置成检测输入信号FD的输入信号周期FD_PER的开始，且在检测到该开始后，产生与主时钟MOSC同步的同步脉冲FD_0SC。作为例子，图4示出，在所指示的主时钟周期M0SC_PER的上升沿处，输入信号FD已经从输入信号电平‘0’变成输入信号电平‘I’，该改变与输入信号ro的输入信号周期ro_PER的开始相对应。同步单元SYN检测到输入信号电平已经从‘0’变成‘I’，且在检测到此改变以便检测输入信号周期FD_PER的开始后，产生同步脉冲ro_0SC，该同步脉冲FD_0SC与主时钟MOSC同步且在此例子中具有一个主时钟周期M0SC_PER的长度。在检测到输入信号电平‘0’到输入信号电平‘I’的下一改变之后，产生后一同步脉冲FDJDSC/，该下一改变与输入信号FD的后一输入信号周期的开始相对应。在此，同步单元SYN有效地产生同步脉冲fd_osc，该同步脉冲ro_osc与来自异步输入信号FD的主时钟同步，且在随后的同步脉冲FD_0SC'FD-OSC/之间具有作为主时钟的整数倍数的同步周期。应了解，在替代例子中，可以检测到从‘I’到‘0’的改变且用于产生同步脉冲。
[0049]计数器单元0SCCNTR被布置成对随后的同步脉冲FD_0SC、FD_0SC7之间的主时钟周期计数，以获得随后的同步脉冲之间的主时钟周期的数目以作为计数。计数在图5中以参考符号CNT指示。计数因此表示主时钟周期M0SC_PER中在随后的同步脉冲FD_0SC和FD_0SC ’之间的周期的长度。
[0050]计数器单元0SCCNTR被布置成在计数时将计数提供到计数寄存器CNTRREG。计数寄存器CNTRREG被布置成存储计数。计数寄存器包括锁存器输入，该锁存器输入用于接收同步脉冲FD_0SC，以用于在接收到同步脉冲FD_0SC后将存储在计数寄存器中的计数锁存到乘法器MULT。计数提供为η位数字，如由在将计数器单元0SCCNTR连接到计数寄存器CNTRREG的信号线附近的η所指示。位数η可以例如在5到12的范围内以反映输入信号的周期与(例如)50到1000倍的主时钟周期之间的比值，但可以替换地是更大数字。
[0051]计数器单元0SCCNTR可以另外包括用于接收同步脉冲ro_osc的复位输入，计数器单元被布置成在接收到同步脉冲ro_osc后将计数器复位。计数器单元0SCCNTR可被布置成在每个主时钟周期处使计数器递增，且将计数器存储在计数寄存器CNTRREG中。因此，计数器单元0SCCNTR可以被布置成与每个同步脉冲同步地来初始化计数器，且在每个随后的主时钟周期处使计数器递增以对主时钟周期的数目计数，并让计数寄存器CNTRREG存储如此计数得到的主时钟周期的数目，同时计数寄存器CNTRREG将在后一同步脉冲处锁存该数目，以提供表示同步脉冲FD_0SC和后一同步脉冲FD-OSC之间的主时钟周期的数目的计数。
[0052]乘法器MULT被布置成建立预定相移分数PhPerc。预定相移分数PhPerc可以提供为百分比，或以允许乘法器将其转换成分数的任何其它合适的形式提供。乘法器MULT可以例如从非易失性存储器检索预定相移分数PhPerc，或从用户接收预定相移分数PhPerc，例如，从被布置成操作和控制包括采样时钟产生器SCG的振动陀螺仪电路DRIVE的控制器接收相移分数PhPerc。乘法器MULT被布置成将主时钟周期的计数与预定相移分数PhPerc相乘以获得修整周期TRM的数目。修整周期TRM的数目在此大体上与主时钟周期单元中的预定相移分数相对应。
[0053]延迟单元DLY被布置成从同步单元SYN接收同步脉冲FD_OSC，且从乘法器接收修整周期TRM的数目。延迟单元DLY被布置成产生采样时钟信号SLCK，该采样时钟信号SLCK具有与计数CNT相对应的时钟信号周期SCLK_PER且具有与同步脉冲ro_OSC有关的延迟，该同步脉冲与修整周期TRM的数目相对应。该延迟在图4中用箭头标记的TRM指示。如果输入信号H)的输入周期ro_PER改变超过一个主时钟周期，那么计数器(S卩，如通过计数器单元OSCCNTR计数的输入周期FP_PER中的主时钟周期的数目)将改变，TRM周期的数目将按比例调整，而采样时钟信号SCLK大体上维持其与输入信号H)的相位关系。延迟单元DLY在此可以包括延迟计数器，该延迟计数器被布置成在接收到同步脉Wro_osc后对与修整周期TRM的数目相对应的主时钟周期的数目计数，并且在已经过多个主时钟周期之后，通过以下操作产生采样时钟信号的周期:首先在与计数(该计数与随后的同步脉冲之间的主时钟周期的数目相对应)的一半相对应的多个主时钟周期期间，以与第一逻辑电平(例如‘ Γ)相对应的采样时钟信号电平输出采样时钟信号SCLK，且随后在与计数的一半相对应的多个主时钟周期期间，以与不同的第二逻辑电平(例如‘0’)相对应的采样时钟信号电平输出采样时钟信号SCLK。采样时钟信号SCLK由此与主时钟MOSC同步。同步单元SYN、计数器单元0SCCNTR、乘法器MULT、计数寄存器CNTRREG以及延迟单元DLY被布置成用主时钟MOSC来进行时钟控制。在此，寄存器可以在每一主时钟周期进行清零、移位或读出。
[0054]主时钟MOSC的主时钟频率可以在输入信号FD的频率的20到2000倍的范围内，例如，在输入信号ro的频率的50到1000倍的范围内，或在输入信号ro的频率的loo到500倍的范围内。
[0055]如果在图2的电路中使用SCG，那么输入信号H)的频率与具有IkHz到10kHz范围内的谐振频率的振动MEMS陀螺仪VMEMS的振荡频率有关。在ICLK信号需要相对于0_0^精确移位90度的情况下，Phperc将是0.25，这意味着计数CNT除以4。此情况在图5中示出，其中仅示出信号Q_CLK和ICLK。在第一周期ro_PERl期间确定计数Ncntl，且在后一周期FD_PER2期间确定计数Ncnt2。
[0056]发明人已经发现，在有规律的时刻处，计数Ncnt(i)的数值增大或减小I，即，Ncnt(i+l)=Ncnt(l)+l或Ncnt(i+l)=Ncnt(i)-l，其中i是周期指数。此改变仅在一个FD_PER周期上进行，在此之后，Ncnt返回其先前值，即Ncnt(i+2) =Ncnt(i)。此现象在ICLK信号上产生相位阶跃，即突然的暂时性相位改变。此相移可能在接收所测量的角速率的接收器的带宽中产生不希望的噪声。
[0057]发明人已经发现，在I时钟上的此周期性相移和相位跳跃可以在ADC的输出信号中产生在某一频率处的跳动。已发现，跳动的产生取决于比值Fclk/Fd，其中Fclk，即振荡器频率等于1/M0SC_PER，而驱动频率Fd等于1/FD_PER。已示出，比值Fclk/Fd越接近整数，跳动频率越低。在某一点处，此跳动将低至使得该跳动将落在接收器的信号带宽中。这将产生噪声衰减性能。
[0058]为示出此问题的重要性，参考图6到7进行一些测量。图6示意性地示出用于执行SENSE电路的模拟的电路。所测量的SENSE电路包括如上文所描述的C2V2、PGA、LPF以及ADC。在此例子中，LPF具有200Hz的截止频率。在PGA和LPF之间插入斩波器以便对通过C2V和PGA区块放大的速率信号进行解调。用于此解调的时钟必须与所要信号同相，因此称为I时钟。通过利用与先前解释的合成器类似的合成器来将Q时钟相移90°而以数字方式产生此I时钟。为展示此跳动的效果，将外部高频时钟用作频率合成器的时钟源。此外部产生器可以被调节到落至非常接近陀螺仪的驱动频率的整数倍数的频率。
[0059]为使此问题的出现更加凸显，通过向下补偿感测电路内的正交电平来人为增加在PGA(可编程增益放大器)的输出处的剩余信号。因此，通过扫描灵敏光谱区域内的外部时钟参考源HF0SC，证实在陀螺仪的输出处所测量的噪声增加远超可接受范围。
[0060]当时钟频率Fclk和驱动频率Fd之间的关系为使得可以通过以下数学关系来描述此关系时，出现带内跳动。
[0061]Fcik = Ni.Fd+/-Δ f，其中 Δ Δ f_crit (I)
[0062]Ni表示从I到变化到Nmax的整数值，其中Nmax<Fcik/Fin。
[0063]Fd表示驱动信号的频率，
[0064]Fclk表示时钟频率，
[0065]Δ f表示等于Fca1J^Fd的最接近倍数之间的距离的差值，
[0066]Δ f_crit表示临界值，在该临界值内，在I时钟上产生的跳动将落入陀螺仪带宽内且将降低其性能。
[0067]图7示出随时钟频率Fclk而变的ADC的所测量输出信号的噪声水平的曲线图。使用以下参数值:Fclk = 2MHz、Fd = 19706Hz、正交水平 250dps。
[0068]如从图7可见，除两个区域在频率15.9228MHz周围以外，噪声水平较低。呈现1600Hz的带宽上的不希望的噪声。在此例子中，可以看出Δ f_crit = 800Hz。
[0069]见图3，通过0SCCNTR和CNTREG执行的FD周期测量的结果将始终在两个值之间波动:N和N+1 (或N-1) ο出现N+1计数的时钟频率可以给出Fclk距驱动频率的整数倍数的远近程度的精确概念，即，差值A f的值是什么。差值△ f是实值，通过执行如可由以下数学关系描述的运算能计算该实值:
[0070]Δ f=minimum(Fcik-Ni.Fin) (2)
[0071 ] 其中Ni表示从I到变化到Nmax的整数值，其中Nmax<Fcik/Fin。
[0072]合适的运算可以例如是可以描述为“寻求产生最小Af的整数倍数N1”的运算。
[0073]根据实施例，当Fclk与驱动频率的距离为驱动频率的可能导致噪声衰减的整数倍数时，本地振荡器HFOSC的频率改变恰当的量(例如，几kHz)。出于此目的，本地振荡器HFOSC被布置成改变(主)时钟频率。时钟频率Fclk可以改变成例如四个不同的值，如将在下文更详细地阐释。
[0074]为能够检测到出现N+1计数的频率，采样时钟产生器SCG包括计数监视器NCM(见图3)，该计数监视器NCM被布置成确定在多少个输入信号周期期间计数保持恒定，以获得恒定周期的数目Ncp。计数监视器NCM将对恒定周期的数目Ncp与恒定周期的临界数目Nc^crit相比较。通过执行如可由以下数学关系描述的运算能确定Ncp—CTlt的值:
[0075]Ncp_crit = Fin/ Δ f (3)
[0076]其中:
[0077]NCP—crit表示恒定周期的临界数目，
[0078]Fin表示输入信号H)的频率，
[0079]Af表示差值。
[0080]SCG还包括移频器FSH，该移频器FSH被布置成从计数监视器NCM接收恒定周期的数目Ncp。每当计数监视器NCM已经确定恒定周期的数目Ncp超出恒定周期的临界数目Ncp—crit时，移频器FSH将触发振荡器HFOSC以改变主时钟频率。
[0081]发明人已经发现，如果值Af过低，那么恒定周期的数目Ncp将过高，且将在速率信号中产生在低通滤波器LPF的截止频率之下的跳动。通过恰当地将主时钟频率改变一定的量，Af的值得到增加。因此，Ncnt保持恒定的周期的数目(即U将减小。且Ip的减小将增加跳动频率。一旦此跳动频率在低通滤波器LPF的截止频率之上，就将滤出跳动且速率信号将不显示由采样时钟产生器SCG导致的任何噪声。
[0082]在需要在xy方向和z方向上测量速率信号的情况下，VMEMS陀螺仪可以包括以两个驱动频率振动的两个主要质量。上文所描述的所提出的解决方案还可以使用单一振荡器HFOSC来用于两个驱动频率。在以下例子中，这两个驱动频率是17kHz和19kHz，且时钟频率Fe I k是16MHz。图8示出在16MHz的情况下的频率17kHz和19kHz的所有谐波的列表。如从图8可见，在XY谐波941和942以及Z谐波842和843处，△ f的值极小。为使此情况更形象，图9示出全部具有值I的在16MHz的情况下的频率17kHz和19kHz的谐波。(所有的点都在同一水平直线上)从图9示出，两个点非常接近16MHz的频率。
[0083]图10示出图9的谐波(即点)，其中从图9的第二点开始，每个谐波被给定与其在图9中的先前谐波的Y值的频率间隔。以此方式，可以使点的分布更加可见。从图10可以看出，如果Fclk从16MHz改变成16MHz+/-4kHz，那么可以找到安全(即非临界)的时钟频率。具有三个预定义时钟频率的振荡器将足够此示例性系统进行工作，例如，标称值、+4kHz和-4kHz。实际上，我们将具有四个位置:标称值、+4kHz、-4kHz以及_8kHz。
[0084]在实施例中，采样时钟产生器包括被布置成监视恒定周期的数目Kp的两个计数器，一个计数器用于一个驱动信号。图11示出在SCG中执行的此类方法的流程图。
[0085]在框201中，对roxy驱动信号的恒定周期的数目Ncp进行重复计数，即Nxy。在测试202中将此计数与Nxy的先前值(为Nxy (-1))进行比较。如果Nxy不等于Nxy (-1)，那么将计数器〇011111:_17设定为0且方法返回到框201。如果他7 =他7(-1)，那么增加计数器(:011111:_17且随后进行测试205，在测试205中将计数器Count_Xy与^勺临界值(在此例子中为32)相比较。如果计数器尚未达到32，那么方法返回到框201。如果已经达到临界值，那么方法前进到框206，在框206中主时钟振荡器频率已经改变了恰当量，在此例子中改变了4kHz。这通过将简单的2位数字值加I来实现，该值可以用于控制时钟电路的开关，如将参考图12解释。执行类似的过程以监视FDz驱动信号的恒定周期的数目Ncp，如通过框207、208、209、210、211示出。
[0086]用于计算Ncp_crit的合适的值将使用以下等式:
[0087]Ncp_crit=Fd/Δ f，其中(4)
[0088]其中:
[0089]Fd表示驱动频率
[0090]Af表示跳动频率。
[0091]例如，在18kHz驱动频率的情况下，Ncp_crit的值32将使跳动在562Hz处出现，该562Hz在50Hz陀螺仪带宽的情况下的频带之外的足够远处。Ncp_crit的最优值可以基于带宽、驱动频率和主时钟频率等系统参数来获得。
[0092]时钟频率Fclk将被改变成下一预定义频率，直到时钟频率Fclk到达FDxy信号和FDz信号都找到足够高的Ncp值的位置(即频率):
[0093]01:+4kHz
[0094]00:标称值，例如16MHz
[0095]10:-4kHz
[0096]ll:-8kHz
[0097 ]图12示意性地示出根据实施例的用于产生时钟频率Fe Ik的时钟电路。该电路包括接收RC电路的输出电压的放大器220，RC电路包括电阻器221和可调谐电容器222。此外，该电路包括用于使放大器220的输出信号的反馈反相的反相器223。还提供电容器224，该电容器224耦合在放大器220的输入和反相器223的输入之间。发明人223由电压Vdd供电且经由包括四个并联路径的可切换电路接地，这四个并联路径各自包括可控制开关225。这些路径中的三个路径包括电阻器226 ο典型的值是Ro = 400K和R = 0.025 % *Ro。
[0098]通过控制四个开关，时钟电路能够产生四个不同的输出时钟频率。这四个不同的输出时钟频率可以是上文所提及的四个频率，或任何其它频率。可控制开关可以通过使用如上文所提及的两位数字值来控制。
[0099]如果主时钟的标称频率是16MHz，那么4kHz改变表示0.025%，这是极小的改变。因此，通过将主时钟频率改变相对较小的量能去除在接收器的带宽内发生的跳动。实际上，因为数字采样时钟产生器SCG是自适应的，所以频移不必非常准确。+/-50%就足够，因为如果不是如此，那么SCG将移动到下一位置。
[0100]图13示意性地示出设备100的实施例的例子。设备100可以例如是移动通信装置、全球定位装置、游戏控制器或用于汽车锁的安全系统。
[0101]设备100包括陀螺仪单元110和用户接口单元150。陀螺仪单元110包括振动陀螺仪装置VDEV和控制处理器PR0C。用户接口单元150被布置成从例如键盘、鼠标、另一用户输入装置、存储器装置或另一通信装置接收用户输入。用户接口单元150另外被布置成例如经由显示器或音频信号将信息呈现给用户。陀螺仪单元110可以提供为半导体装置。控制处理器PROC经由陀螺仪接口信号线115连接到振动陀螺仪装置VDEV，且被布置成经由陀螺仪接口信号线115与振动陀螺仪装置VDEV通信。控制处理器PROC可以在此将参考包络振幅Ref Amp、对应的预定同相相移分数PhI提供给驱动电路DRIVE和感测电路SENSE。控制处理器PROC经由用户接口信号线155连接到用户接口单元150，且被布置成经由用户接口信号线155与用户接口单元150通信。在此例子中，振动陀螺仪装置VDEV包括振动MEMS陀螺仪VMEMS、驱动电路DRIVE和感测电路SENSE。驱动电路DRIVE连接到VMEMS的驱动致动单元DAU和驱动测量单元，如参考图2所描述。感测电路SENSE连接到VMEMS的驱动测量单元和VMEMS的感测测量单元，如参考图2所描述，且被布置成提供所确定的量度AROT。
[0102]根据其它实施例，振动陀螺仪装置VDEV可以包括振动MEMS陀螺仪和振动陀螺仪电路，该振动陀螺仪电路包括根据实施例的驱动电路D RIVE和/或根据实施例的感测电路SENSE0
[0103]根据其它方面，提供一种半导体装置，该半导体装置包括根据实施例的数字采样时钟产生器SCG、根据实施例的振动陀螺仪电路VCIRC或根据实施例的振动陀螺仪装置VDEV0
[0104]图14示意性地示出从输入信号ro产生采样时钟信号SCLK的方法的实施例的例子。该方法包括产生具有主时钟周期的主时钟(MOSC)，见框10。接着，见框20，通过检测输入信号ro的输入信号周期FD_PER的开始而产生20同步脉Wro_osc，并且在检测到该开始后，产生与主时钟(M0SC)同步的同步脉冲(FD_0SC)。接着，在框30中，对随后的同步脉冲之间的主时钟周期计数，以获得随后的同步脉冲之间的主时钟周期的数目以作为计数。下一框表示通过将该计数与预定相移分数PhPerc相乘来确定修整周期的数目。框50表示产生采样时钟信号SLCK，该采样时钟信号SLCK具有与计数CNT相对应的时钟信号周期SCLK_PER且具有与同步脉冲有关的延迟，该同步脉冲与修整周期TRM的数目相对应。接着，见框60，确定60在多少个输入信号周期期间计数保持恒定，以获得恒定周期的数目(Ncp)。且接着在框70中，将恒定周期的数目(Ncp)与恒定周期的临界数目(Ncp_crit)相比较。且最后在框80中，每当恒定周期的数目(Ncp)超出恒定周期的临界数目(Ncp_crit)时，主时钟频率就发生改变。
[0105]还提供一种使用振动MEMS陀螺仪来确定角旋转速率的量度的方法。该方法包括:如上文所描述，在将预定同相相移分数PhI用作预定相移分数PhPerc时产生同相采样时钟；获得感测测量电压信号SMV，该感测测量电压信号SMV指示陀螺仪质量M沿着感测轴线y的位移，感测轴线X与驱动轴线X成某一感测角；用同相采样时钟ICLK对感测测量电压信号DMS采样以获得同相感测采样值;以及从至少同相感测采样值确定角速率的量度AR0T。
[0106]在前述说明书中，已参考本发明的实施例的特定例子描述了本发明。然而，将显而易见，在不脱离如所附权利要求书中阐述的本发明的更广泛范围的情况下，可以对本发明进行各种修改和改变。例如，连接可以是适合于例如经由中间装置从对应的节点、单元或装置传送信号或将信号传送到对应的节点、单元或装置的任何类型的连接。因此，除非另外暗示或陈述，否则连接可以是例如直接连接或间接连接。
[0107]本文中所描述的每个信号都可以设计为正逻辑或负逻辑。在负逻辑信号的情况下，信号为低电平有效，其中逻辑真状态对应于逻辑电平O。在正逻辑信号的情况下，信号为高电平有效，其中逻辑真状态对应于逻辑电平I。应注意，本文中所描述的任何信号均可以设计为负逻辑信号或正逻辑信号。因此，在替代实施例中，描述为正逻辑信号的那些信号可以实施为负逻辑信号，并且描述为负逻辑信号的那些信号可以实施为正逻辑信号。
[0108]如本文中所论述的导体可以参考单一导体、多个导体、单向导体或双向导体示出或描述。然而，不同实施例可以改变导体的实施方案。例如，可以使用单独的单向导体而不是双向导体，且反之亦然。并且，可以用以连续方式或以时分复用方式传送多个信号的单一导体来代替多个导体。同样地，携载多个信号的单一导体可以被分成携载这些信号的子集的各种不同导体。因此，存在用于传送信号的许多选项。
[0109]应理解，本文中描绘的架构仅仅是示例性的，且实际上，可以实施实现相同功能性的许多其它架构。从抽象角度但仍具有明确意义来说，实现相同功能性的任何组件布置实际上“相关联”，从而实现所希望的功能性。因此，在本文中被组合以实现特定功能性的任何两个组件都可以被视为彼此“相关联”，从而实现所希望的功能性，而不管架构或中间组件如何。同样地，如此相关联的任何两个组件还可以被视为“可操作地连接”或“可操作地耦合”到彼此以实现所希望的功能性。
[0110]此外，本领域的技术人员将认识到，上述操作的功能性之间的界限仅为说明性的。多个操作的功能性可以组合成单一操作，和/或单一操作的功能性可以分布在另外的操作中。此外，替代实施例可以包括特定操作的多个例子，且操作的次序可以在不同其它实施例中改变。此外，装置可以物理地分布在多个设备上，而功能上用作单一装置。并且，单元可以被共享。例如，当振动陀螺仪电路包括驱动电路DRIVE和感测电路SENSE时，单一阈值检测器ThrM可以在驱动电路DRIVE和感测电路SENSE之间共享。并且，功能上形成单独装置的装置可以在单一物理装置中整合。
[0111]然而，其它修改、变化和替代方案也是可能的。因此，说明书和图式应视为具有说明性意义而非限制性意义。
[0112]在权利要求书中，放置在圆括号之间的任何附图标记不应被解释为限制该权利要求。词语‘包括’不排除除了权利要求中所列的那些元件或步骤之外的其它元件或步骤的存在。此外，如本文中所使用，术语“一”被定义为一个或一个以上。并且，权利要求书中例如“至少一个”和“一个或多个”等介绍性短语的使用不应解释为暗示由不定冠词“一”引入的另一权利要求要素将包含此引入的权利要求要素的任何特定权利要求限制为仅包含一个此要素的发明，即使是在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和例如“一”等不定冠词时。对于定冠词的使用也是如此。除非另外说明，否则例如“第一”和“第二”等术语用于任意地区别这些术语所描述的元件。因此，这些术语不一定意欲指示此类元件的时间或其它优先级。在彼此不同的权利要求中叙述某些措施这一单纯事实并不表示不能使用这些措施的组合来获得优势。
【主权项】
1.一种能连接到振动MEMS陀螺仪(VMEMS)的振动陀螺仪电路(VCIRC)，其特征在于，所述电路包括: 驱动电路(DRIVE)，所述驱动电路被布置成在连接所述电路时驱动所述振动MEMS陀螺仪(VMEMS)且包括驱动测量单元(DMU)，所述驱动测量单元被布置成提供驱动测量电压信号(DMV)，所述驱动测量电压信号形成某一质量沿着驱动轴线的位移的量度；感测电路(SENSE)，所述感测电路被布置成在连接所述电路时处理所述振动MEMS陀螺仪(VMEMS)的感测测量信号，所述感测测量信号形成所述质量沿着感测轴线的位移的量度；数字采样时钟产生器(SCG)，所述数字采样时钟产生器用于从输入信号(FDxy)产生采样时钟信号(SCLK)，所述输入信号能从所述驱动测量电压信号(DMV)导出，所述采样时钟产生器(SCG)包括: 振荡器(HFOSC)，所述振荡器被布置成产生具有主时钟周期和主时钟频率(Fcak)的主时钟(MOSC)，所述振荡器被布置成改变所述主时钟频率， 同步单元(SYN)，所述同步单元被布置成检测所述输入信号(FD)的输入信号周期(FD_PER)的开始，且在检测到所述开始后，产生与所述主时钟(MOSC)同步的同步脉冲(FD_0SC)，计数器单元(0SCCNTR)，所述计数器单元被布置成对随后的同步脉冲之间的主时钟周期计数，从而获得随后的同步脉冲之间的主时钟周期的数目以作为计数(CNT)， 乘法器(MULT)，所述乘法器被布置成将所述计数与预定相移分数(PhPerc)相乘以获得修整周期(TRM)的数目， 延迟单元(DLY)，所述延迟单元被布置成产生所述采样时钟信号(SLCK)，所述采样时钟信号具有与所述计数(CNT)相对应的时钟信号周期(SCLK_PER)且具有与所述同步脉冲有关的延迟，所述同步脉冲与所述修整周期(TRM)的数目相对应， 计数监视器(NCM)，所述计数监视器被布置成确定在多少个输入信号周期期间所述计数保持恒定，以获得恒定周期的数目αΡ)，且将所述恒定周期的数目αΡ)与恒定周期的临界数目(Ncp—CTit)相比较， 移频器(FSH)，所述移频器被布置成每当所述计数监视器(NCM)已经确定所述恒定周期的数目(Ncp)超出所述恒定周期的临界数目(Ncp—CTlt)时，触发所述振荡器以改变所述主时钟频率。2.根据权利要求1所述的振动陀螺仪电路(VCIRC)，其特征在于，所述振荡器(HFOSC)被布置成产生四个预定义主时钟频率。3.4.根据在前的任一项权利要求所述的振动陀螺仪电路(VCIRC)，其特征在于，所述预定相移分数(PhPer c)为0.25。5.根据在前的任一项权利要求所述的振动陀螺仪电路(VCIRC)，其特征在于，所述主时钟频率在所述输入信号(FDxy)的频率的50到1000倍的范围内。6.根据在前的任一项权利要求所述的振动陀螺仪电路(VCIRC)，其特征在于，所述输入信号(FDxy)的所述频率在I kHz到I OOkHz的范围内。7.根据在前的任一项权利要求所述的振动陀螺仪电路(VCIRC)，其特征在于，所述采样时钟产生器(SCG)另外包括: 另外的同步单元(SYN')，所述同步单元被布置成检测另外的输入信号(FDz)的另外的输入信号周期(FD_PEIT)的开始，且在检测到所述开始后，产生与所述主时钟(MOSC)同步的另外的同步脉冲(FDJSCQ， 另外的计数器单元(OSCCNTf )，所述计数器单元被布置成对随后的同步脉冲之间的主时钟周期计数，从而获得随后的同步脉冲之间的主时钟周期的数目以作为另外的计数(CNT,)， 另外的乘法器(MULT')，所述乘法器被布置成将所述另外的计数与所述预定相移分数(PhPerc)相乘，以获得修整周期(TIttf )的另外的数目， 另外的延迟单元(DLY')，所述延迟单元被布置成产生另外的采样时钟信号(SLCK')，所述采样时钟信号具有与所述另外的计数(CNT')相对应的另外的时钟信号周期(SCLiePER')且具有与所述同步脉冲有关的延迟，所述同步脉冲与所述修整周期(TRMQ的另外的数目相对应， 另外的计数监视器(NCM')，所述计数监视器被布置成确定在多少个输入信号周期期间所述另外的计数保持恒定，以获得恒定周期的另外的数目Kp，且将所述恒定周期的另外的数目Ncp与所述恒定周期的临界数目aP—CTlt)相比较， 所述移频器(FSH)，所述移频器被布置成每当所述第一计数监视器(NCM)或所述另外的计数监视器(NCMQ已经确定所述恒定周期的对应的数目Ncp超出所述周期阈值(Ncp—CTlt)时，触发所述振荡器(HFOSC)以改变振荡器的主时钟频率。8.根据在前的任一项权利要求所述的振动陀螺仪电路(VCIRC)，其特征在于，包括第一电容-电压单元(C2V0和阈值检测器(ThrM);并且其中: 所述第一电容-电压单元(C2VJ被布置成提供驱动测量电压信号(DMV)，所述驱动测量电压信号指示陀螺仪质量(M)沿着振动MEMS陀螺仪(VMEMS)的驱动轴线(X)的位移， 所述阈值检测器(ThrM)被布置成对所述驱动测量电压信号(DMV)执行阈值检测以获得数字信号(FDxy)，并且 所述数字采样时钟产生器(SCG)被布置成接收所述数字信号(FDxy)以作为所述输入信号，且取决于预定的同相相移分数(PhI)产生所述采样时钟以作为同相采样时钟(ICLK)，以便获得与所述驱动测量电压信号(DMV)同相的所述同相采样时钟。9.根据权利要求8所述的振动陀螺仪电路(VCIRC)，其特征在于，包括波峰检测器(PkD),减法器(SUB)、积分器(INT)以及可变增益放大器(VGA)， 所述波峰检测器(PkD)被布置成检测所述驱动测量电压信号(DMV)的波峰以获得峰值，所述减法器(SUB)被布置成从预定参考包络振幅(AGC_ref)减去所述峰值以获得增益因子(VGA_ctrl)， 所述积分器(INT)被布置成对所述驱动测量电压信号(DMV)求积分以获得求积分后的驱动测量电压信号(DMI)，以及 所述可变增益放大器(VGA)被布置成用所述增益因子放大所述求积分后的驱动测量电压信号(DMI)以获得驱动致动电压信号(DAS)，且将所述驱动致动电压信号(DAS)提供到所述振动陀螺仪(VMEMS)的驱动致动单元(DAS)。10.根据权利要求9所述的振动陀螺仪电路(VCIRC)，其特征在于，包括采样器(M0D)、第二电容-电压单元(C2V2)、低通滤波器(LPF)以及模数转换器(ADC)， 所述第二电容-电压单元(C2V2)被布置成提供感测测量电压信号(SMV)，所述感测测量电压信号指示所述陀螺仪质量(M)沿着感测轴线(y)的位移，所述感测轴线(y)与所述驱动轴线(X)成某一感测角， 所述采样器(IMOD)被布置成用所述同相采样时钟(ICLK)对所述感测测量电压信号(SMV)采样，以获得同相感测采样值， 所述低通滤波器被布置成对所述同相感测采样值进行滤波，以获得滤波后的同相感测采样值，并且 所述模数转换器(ADC)被布置成将所述滤波后的同相感测采样值从数字值转换成模拟值，所述模拟值表示角速率的量度。11.根据权利要求10所述的振动陀螺仪电路(VCIRC)，其特征在于，所述低通滤波器具有在100到400kHz的范围内的截止频率。12.一种振动陀螺仪装置(VDEV)，其特征在于，包括振动MEMS陀螺仪和振动陀螺仪电路，所述振动陀螺仪电路包括根据权利要求8到11中任一项所述的(VCIRC)。13.根据权利要求12所述的振动陀螺仪装置(VDEV)，其特征在于，所述振动MEMS陀螺仪具有在IkHz到10kHz的范围内的谐振频率。14.一种设备(100)，其特征在于，包括根据权利要求12到13中任一项所述的振动陀螺仪装置(VDEV)。15.—种半导体装置，其特征在于，包括根据权利要求1到7中任一项所述的数字采样时钟产生器(SCG)、根据权利要求8到11中任一项所述的振动陀螺仪电路(VCIRC)或根据权利要求12到13中任一项所述的振动陀螺仪装置(VDEV)。16.一种从输入信号(FD)产生采样时钟信号(SCLK)的方法，其特征在于，所述方法包括: 产生(10)具有主时钟周期的主时钟(MOSC)， 通过以下操作产生(20)同步脉冲(FD_0SC):检测所述输入信号(FD)的输入信号周期(ro_PER)的开始，并在检测到所述开始后，产生与所述主时钟(MOSC)同步的同步脉冲(FD_0SC)， 对随后的同步脉冲之间的主时钟周期计数(30)，从而获得随后的同步脉冲之间的主时钟周期的数目以作为计数， 通过将所述计数与预定相移分数(PhPerc)相乘来确定(40)修整周期的数目， 产生(50)所述采样时钟信号(SLCK)，所述采样时钟信号具有与所述计数(CNT)相对应的时钟信号周期(SCLK_PER)且具有与所述同步脉冲有关的延迟，所述同步脉冲与所述修整周期(TRM)的数目相对应， 确定(60)在多少个输入信号周期期间所述计数保持恒定，以获得恒定周期的数目(Ncp)， 将所述恒定周期的数目与恒定周期的临界数目(Nc^rit)相比较(70)， 每当所述恒定周期的数目αΡ)超出所述恒定周期的临界数目aP—CTlt)时，改变所述主时钟频率(80)。17.根据权利要求16所述的方法，其特征在于，另外包括: 获得驱动测量电压信号(DMV)，所述驱动测量电压信号指示陀螺仪质量(M)沿着振动MEMS陀螺仪(VMEMS)的驱动轴线(X)的位移， 对所述驱动测量电压信号(DMV)执行阈值检测以获得数字信号(FD)以作为所述输入信号(FD)。18.一种使用振动MEMS陀螺仪来确定角旋转速率的量度的方法，其特征在于，所述方法包括: 使用根据权利要求17所述的方法将预定同相相移分数(PhI)用作所述预定相移分数(PhPerc)来产生同相采样时钟， 获得感测测量电压信号(SMV)，所述感测测量电压信号指示所述陀螺仪质量(M)沿着感测轴线(y)的位移，所述感测轴线(X)与所述驱动轴线(X)成某一感测角， 用所述同相采样时钟(ICLK)对所述感测测量电压信号(DMS)采样，以获得同相感测采样值，以及 从至少所述同相感测采样值确定所述角速率的量度(AROT)。
【文档编号】G06F1/08GK105899910SQ201380081049
【公开日】2016年8月24日
【申请日】2013年11月22日
【发明人】蒂里·卡萨涅, 休·博拉东, 劳伦特·科尼博特, 延林·迪欧
【申请人】飞思卡尔半导体公司