一种用于逻辑分析仪与fpga系统的测试接口装置的制造方法
【技术领域】
[0001]本实用新型涉及一种测试接口电路，特别涉及一种用于逻辑分析仪与FPGA系统的测试接口装置。
【背景技术】
[0002]FPGA是采用软硬件协同设计的思想，将飞速发展的集成电路技术与计算机软件技术有机结合的一种复杂电子系统。它集成了硬核或软核、CPU、DSP、存储器、外围I/O及可编程逻辑器件，通过设计复用可以达到复杂系统的高效、快速实现目的，并且具有可裁剪、可扩充、可升级等灵活设计方式，以及处理速度快、设计周期短、成本低、易集成等优点，因此，也被称为“半导体产业的未来”。
[0003]逻辑分析仪作为一种分析数字系统逻辑关系的主要仪器，它以一种直观的形式表征出了数字系统的运行情况，帮助科研工程人员对数字系统进行分析和故障判断。因此，在FPGA数字系统的故障分析与定位中应用极为广泛。目前，利用逻辑分析仪进行FPGA数字系统测试的接口方式是通过单端飞线将FPGA数字系统待测信号的单端引脚与逻辑分析仪接口槽位连接，或者是通过差分飞线将FPGA数据系统待测信号的差分引脚与逻辑分析仪接口槽位连接。但是，上述两种测试接口方式会造成两个问题:第一，会造成不同FPGA数字系统待测信号之间严重的串扰；第二，会造成FPAG数字系统引脚资源的浪费；第三，会造成逻辑分析仪与FPGA系统的测试接口复杂而冗余。
【发明内容】
[0004]针对上述现有技术存在的缺陷或不足，本实用新型的目的在于，提供一种可扩展的用于逻辑分析仪与FPGA系统的测试接口装置。
[0005]为了实现上述目的，本实用新型采用以下技术方案:
[0006]—种用于逻辑分析仪与FPGA系统的测试接口装置，包括电路板或电路板区域，所述电路板或电路板区域上制作有一组输入信号接口槽位、两组单端信号转差分功能电路模块、两组输出信号接口槽位；
[0007]所述电路板或电路板区域上，从所述输入信号接口槽位引出的信号走线分别连接到两组所述单端信号转差分功能电路模块，从两组所述单端信号转差分功能电路模块引出的信号走线分别连接到与其对应的所述输出信号接口槽位。
[0008]进一步的，所述输入信号接口槽位为m路信号接口槽位，m = 8，16，32，64、…，2n(n多3，n e Z);所述单端信号转差分功能电路模块为m/2路单端信号转差分电路模块；从所述输入信号接口槽位引出的m路单端信号走线分别连接到两组所述单端信号转差分功能电路t吴块。
[0009]进一步的，两组所述单端信号转差分功能电路模块对称设置在所述电路板或电路板区域的宽度方向中轴线的两侧，所述单端信号转差分功能电路模块的长度方向中轴线垂直于所述电路板或电路板区域的长度方向中轴线；所述单端信号转差分功能电路模块的中心点设置在所述电路板或电路板区域的长度方向中轴线上。
[0010]进一步的，所述单端信号转差分功能电路模块由m/8个单端信号转差分器组成，m=8，16，32，64、…，2n;n彡3，ne Z ;所述单端信号转差分器为4路单端信号转差分器。
[0011]进一步的，每个所述单端信号转差分器的中心点设置在所述单端信号转差分功能电路模块的长度方向中轴线上，且所述单端信号转差分器的长度方向中轴线垂直于所述单端信号转差分功能电路模块的宽度方向中轴线。
[0012]进一步的，同一组单端信号转差分功能电路模块中的2个单端信号转差分器之间的距离W为0.5cm?Icm;设所单端信号转差分器长为A，宽为B，则由它们组成的单端信号转差分功能电路模块的长为m/8(A+W)，m = 8，16，32，64、…，2n，n彡3，n e Z，其宽为B。
[0013]进一步的，所述输出信号接口槽位为m/2路差分信号接口槽位，从两组所述单端信号转差分功能电路模块分别引出m/2路差分信号走线连接到对应的输出信号接口槽位，m = 8，16，32，64、…，2n，n ^ 3，n G Z0
[0014]进一步的，两组所述输出信号接口槽位对称设置在所述电路板或电路板区域的宽度方向中轴线的两侧，垂直于所述电路板或电路板区域的长度方向中轴线，所述输出信号接口槽位的中心点设置在所述电路板或电路板区域的长度方向中轴线上。
[0015]进一步的，所述输入信号接口槽位垂直于所述电路板或电路板区域的宽度方向中轴线，且中心点设置在所述电路板或电路板区域的宽度方向中轴线上。
[0016]进一步的，每组所述单端信号转差分功能电路模块距离电路板或电路板区域的宽度方向的中轴线为Icm?1.5cm ;每组所述输出信号接口槽位距离所述电路板或电路板区域的宽度方向中轴线为4cm?4.5cm ;所述输入信号接口槽位距离所述电路板或电路板区域的长度方向中轴线为3cm?3.5cm。
[0017]与现有技术相比，本实用新型的逻辑分析仪与FPGA系统的测试接口电路具有以下技术效果:
[0018]1、本实用新型设计将待测单端信号转化差分信号，有效地避免了待测信号之间的串扰。
[0019]2、本实用新型的电路板上设置有单端信号输入接口槽和差分信号输出接口槽位，使逻辑分析仪与FPGA系统连接更加简便。
[0020]3、本实用新型设计将待测信号转化差分信号，避免了 FPGA数字系统待测信号的差分输出，节省了 FPGA的接口资源。
【附图说明】
[0021]图1是本实用新型与逻辑分析仪以及FPGA系统的连接示意图。
[0022]图2是本实用新型的系统结构图。
[0023]图3是未使用本实用新型的效果图。
[0024]图4是使用了本实用新型的效果图。
[0025]图5是本实用新型的实施例的电路连接图。
[0026]图6是本实用新型的实施例的布局图。
[0027]图中标号含义:(I)电路板或电路板区域，(2)输入信号接口槽位，(3)单端信号转差分功能电路模块，(4)输出信号接口槽位，(5)长度方向中轴线，(6)宽度方向中轴线。
[0028]下面结合附图和实施例对本实用新型的方案做进一步的解释和说明。
【具体实施方式】
[0029]本实用新型的测试接口装置用于为逻辑分析仪和FPGA系统提供测试接口 ；具体应用时，如图1所示，FPGA系统的输出端连接测试接口电路的输入端，测试接口电路的输出端连接逻辑分析仪的输入端。
[0030]遵从本实用新型的上述技术方案，如图2所示，本实用新型的用于逻辑分析仪与FPGA系统的测试接口装置，包括电路板或电路板区域1，所述电路板或电路板区域I上制作有一组输入信号接口槽位2、两组单端信号转差分功能电路模块3和两组输出信号接口槽位4。
[0031]所述电路板或电路板区域I上，从所述输入信号接口槽位2引出的信号走线分别连接到两组所述单端信号转差分功能电路模块3，从两组所述单端信号转差分功能电路模块3引出的信号走线分别连接到与其对应的所述输出信号接口槽位4。
[0032]所述输入信号接口槽位2为16路信号接口槽位。
[0033]所述单端信号转差分功能电路模块3为8路单端信号转