专利名称：电流反射镜电路的制作方法
技术领域：
本发明涉及在LCD驱动器IC等模拟IC中，形成存在于IC芯片内的宽范围的多数电流源的电流反射镜电路。
背景技术：
在模拟IC中，在必需多个恒流源的情况下，大多使用以1个恒流源为基准来形成多个恒流源的电流反射镜电路。图6(a)图示了以往通常所使用的电流反射镜电路，图6(b)是图6(a)的特性图。
在图6(a)中，在P型MOS场效应晶体管(以下称为PMOS)Q0的栅极施加了固定的基准电压Vref，形成恒流源I61。将来自该恒流源I61的恒定电流Iref提供给漏极和栅极相连、源极连接到地GND的N型MOS场效应晶体管(以下称为NMOS)Qref6。将该NMOSQref6作为电流反射镜电路输入端晶体管(即镜像源晶体管)，将NMOSQ61～Q6n作为多个输出端晶体管(即镜像目的地晶体管)。这些输出端晶体管Q61～Q6n的源极通过馈线Ws6连接到输入端晶体管Qref6的源极，这些输出端晶体管Q61～Q6n的栅极通过电压线Wp6连接到输入端晶体管Qref6的栅极。由此，输入端晶体管Q61～Q6n的栅极电压与输入端晶体管Qref6的栅极电压相等。另外，Vdd是电源电压。
但是，在馈线Ws6上，既便是使用铝等导线的情况下，也多少有布线电阻Rw，在宽范围内分散配置多数的输出端晶体管Q61～Q6n的情况下，不能忽视由于布线电阻Rw和电流而引起的电压下降。在图6(b)中显示了这种状态。
在图6中，由于电压线Wp6上没有电流流过，因此，输出端晶体管Q61～Q6n的栅极电压与输入端晶体管Qref6相同。一方面，输出端晶体管Q61～Q6n的源极电压由于馈线Ws6上的电压下降，而随着输出端晶体管Q61～Q6n的配置位置而依次变高。但是，与输入端晶体管Qref6的栅极—源极间电压Vgs相比，输出端晶体管Q61～Q6n的栅极—源极间电压Vgs随配置位置而依次变小。其结果，输出端Q61～Q6n按照其配置位置的不同，仅仅能流过与规定的电流大不相同的电流。
图7是为了避免由于馈线而产生的电压下降的影响，而使馈线成为星形配置结构，将来自电流源I71的恒定电流Iref提供给漏极和栅极相连的NMOSQref7。将该NMOSQref7作为电流反射镜电路的输入端晶体管，将NMOSQ71～Q7n作为多个输出端晶体管。通过馈线Ws7r、Ws71～W7n，将输入端晶体管Qref7、输出端晶体管Q71～Q7n的源极分别连接到公共点K，连接到地GND。由此，输出端晶体管Q71～Q7n的栅极—源极间电压Vgs，变为与输入端晶体管Qref7的栅极—源极间电压Vgs相等。
图8同样也为了避免由于馈线产生的电压下降的影响，不是利用栅极电压来作为界面，而是作为电流界面构成的(参见非专利文献1)。在图8的电流界面结构的电流镜电路中，在电流源I81内设置了多组、每组n个PMOSQ01～Q0n，将基准电压Vref共同施加到各栅极上，使得分别流过恒定电流Iref。这些恒定电流Iref流过馈线Ws81～Ws8n，被提供给作为漏极和栅极相连的输入端晶体管的NMOSQref81～Qref8n。在各个电流反射镜结构中，作为输出端晶体管的NMOSQ81～Q8n连接在这些输入端晶体管Qref81～Qref8n上。由此，与各馈线Ws81～Ws8n的长度即阻抗的不同无关，在输出端晶体管Q81～Q8n上，提供了完全相同的栅极—漏极间电压Vgs。因此，能够流过所期望的电流。
Behzad Razavi着“Design of Analog CMOS Integrated Circuits”，McGraw-Hill出版，2001年发行，Sec.18.2 Analog Layout Techniques，P.642-643在已有的图7的星形配置结构的电流反射镜电路中，为了使所有的馈线Ws7r、Ws71～Ws7n的阻抗相等，必须分别准备馈线，且与最长的馈线长度相一致地使其长度一致。在图8的电流界面结构的电流反射镜中，必须分别具有电流反射镜的输出端晶体管个数的馈线Ws81～Ws8n，且必须成为分别由输入端和输出端晶体管构成的电流反射镜结构。因此，在图7、图8的已有结构的电流反射镜电路中，一旦输出端晶体管数目变多，则用于馈线的布线面积就会增大。特别是，在像液晶驱动器IC等这样具有数百输出端晶体管的部件中，由于其布线面积变得巨大，因此会增加IC芯片尺寸。
发明内容
因此，本发明的目的在于在具有达到数百的多个输出端晶体管的电流反射镜电路中，不增大用于馈线的布线面积，且显著降低由于馈线的布线阻抗所产生的影响。
有关本发明之一的电流反射镜电路，具有成为电流反射镜的输出端的多个输出端晶体管，包括一端连接在第1恒流源上、另一端连接在成为第1电压的第1连接位置上、作为电流反射镜的输入端而工作的第1输入端晶体管；与所述第1输入端晶体管仅仅相距规定距离而设置的、一端与第2恒流源连接、作为电流反射镜的输入端而工作的第2输入端晶体管；将所述第1输入端晶体管的所述另一端与所述第2输入端晶体管的另一端之间连接的第1馈线；通过高于所述馈线电阻的高电阻将所述第1输入端晶体管的所述一端和所述第2输入端晶体管的所述一端之间连接、提供电压梯度的第1电压线；分散配置在所述第1输入端晶体管和所述第2输入端晶体管之间、分别连接在所述第1馈线和所述第1电压线上，作为电流反射镜的输出端而工作的、多个输出端晶体管。
有关本发明之二的电流反射镜电路，是在本发明之一所述的电流反射镜电路中，包括按照与所述第1输入端晶体管相反的方向、仅仅与所述第2输入端晶体管相距一个规定距离而设置的、一端连接到第3恒流源、作为电流反射镜的输入端而工作的第3输入端晶体管；将所述第2输入端晶体管的所述另一端和所述第3输入端晶体管的另一端之间连接的第2馈线；通过高于所述第2馈线电阻的高电阻将所述第2输入端晶体管的所述一端和所述第3输入端晶体管的所述一端之间连接的、提供电压梯度的第2电压线；分散配置在所述第2输入端晶体管和所述第3输入端晶体管之间的、分别连接在所述馈线和所述电压线上、作为电流反射镜的输出端而工作的多个输出端晶体管。
有关本发明之三的电流反射镜电路，是在本发明之二所述的电流反射镜电路中，所述第3输入端晶体管的所述另一端连接在成为所述第1电压的第2连接位置上。
有关本发明之四的电流反射镜电路，是在本发明之一～三所述的电流反射镜电路中，所述第1、第2电压线是多晶硅线。
有关本发明之五的电流反射镜电路，是在本发明之一～四所述的电流反射镜电路中，所述各输入端晶体管以及所述各输出端晶体管是P型MOS晶体管。
有关本发明之六的电流反射镜电路，是在本发明之一～四所述的电流反射镜电路中，所述各输入端晶体管和所述各输出端晶体管是N型MOS晶体管。
图1图示了有关本发明的第1实施例的电流反射镜电路的结构、以及栅极电压、源极电压。
图2图示了有关本发明的第2实施例的电流反射镜电路的结构、以及栅极电压、源极电压。
图3图示了有关本发明的第3实施例的电流反射镜电路的结构、以及栅极电压、源极电压。
图4图示了有关本发明的第4实施例的电流反射镜电路的结构、以及栅极电压、源极电压。
图5图示了本发明其它结构例。
图6图示了已有的电流反射镜电路的结构及其特性。
图7图示了已有的其它电流反射镜电路的结构。
图8图示了已有的其它电流反射镜电路的结构。
具体实施例方式
以下，将参照附图，对本发明的电流反射镜电路的实施例进行说明。
图1(a)是表示涉及本发明第1实施例的电流反射镜电路的结构。该图是用于像LCD驱动器IC等那样的、提供数百的多个缓冲器的恒定电流的电流反射镜电路，它被做在IC芯片内。图1(b)表示该图1(a)的电流反射镜电路的栅极电压、源极电压与配置位置之间的关系图。
在图1(a)中，在左端、中央、以及右端上，设置了作为电流反射镜电路的输入端晶体管的NMOSQref1、Qref2、Qref3。这些输入端晶体管Qref1、Qref2、Qref3，其漏极与栅极相连、其连接点之间通过高电阻的电压线Wp1而相互连接。这些器件源极之间通过馈线Ws1而相互连接。于是，在中央设置的输入端晶体管Qref2的源极连接在接地用管脚Pgnd上，从而连接到地GND上。左端以及右端上设置的输入端晶体管Qref1、Qref3的源极不连接在地GND上。
这些输入端晶体管Qref1、Qref2、Qref3的漏极上，连接了具有PMOSQ01～Q03的恒流源I11～I13。通过栅极信号线22，将基准电压产生电路21所产生的基准电压Vref施加到这些PMOSQ01～Q03的栅极。因此，从恒流源I11～I13向输入端晶体管Qref1、Qref2、Qref3提供相同大小的恒定电流Iref。由此，在输入端晶体管Qref1、Qref2、Qref3的栅极和源极之间，产生了相同大小的栅极—源极间电压Vgs。
在该实施例方式中，是假定输入端晶体管Qref1、Qref2、Qref3的大小，以及所提供的恒定电流Iref是相同大小而进行说明的。但是，也可以不论晶体管大小和恒定电流Iref的大小，而只要让这些输入端晶体管的栅极—源极间电压Vgs变为相同大小即可。这一点在其它实施例中也是一样的。
也可以在恒流源I11～I13自身内含有电压源，来代替设置共通的基准电压产生电路21、栅极信号线22。又，能够将其电流源和输入端晶体管(例如是I11和Qref1)作为一组电流反射镜源电流来构成，以便产生给定的栅极-源极间电压Vgs。这一点在其它实施例中也是一样的。
作为电流反射镜电路的输出端晶体管的NMOSQ1～Qj，配置在左端的输入端晶体管Qref1和中央的输入端晶体管Qref2之间。同样，作为电流反射镜电路的输出端晶体管的NMOSQj+1～Qn，配置在中央的输入端晶体管Qref2和右端的输入端晶体管Qref3之间。
这些输入端晶体管Q1～Qn在其配置位置上，其源极连接在馈线Ws1上，其栅极连接在电压线Wp1上。于是，输出端晶体管Q1～Qn的漏极连接在成为其负载的电路上，输出端晶体管Q1～Qn流过与恒定电流Iref基本成正比的电流而进行工作。在用于LCD用的驱动IC的情况下，该输出端晶体管Q1～Qn成为使用恒定电流的缓冲器电路的恒流源。
这些输入端晶体管Qref1～Qref3以及输出端晶体管Q1～Qn的源极，例如是通过铝线等电阻值低的馈线Ws1而顺序连接，但在各连接点之间存在若干布线电阻Rw。
相反，输入端晶体管Qref1～Qref3以及输出端晶体管Q1～Qn的栅极通过电阻值高的电压线Wp1而顺序连接。也可以在各栅极之间通过具有高电阻值Rg的电阻来进行连接，或者是，也可以通过自身具有高电阻值的多晶硅线进行连接。总之，流过电压线Wp1的电流越小越好，最好是与恒定电流Iref相比能够将其忽视的程度的电流值。
在图1(a)的电流反射镜电路中，如图(b)所示，通过使电流流过各输出端晶体管Q1～Qn，馈线Ws1各点的电压按照布线电阻Rw和电流的乘积，随着远离中央接地点而呈曲线状一点一点变高。
但是，在本发明中，在输入端晶体管Qref1～Qref3上，由于分别流过了等值的恒定电流Iref，因此，如图1(b)所示，这些输入端晶体管Qref1～Qref3的栅极—源极间电压Vgs变成相等的规定值。
因此，电压线Wp1的电压即各输出端晶体管Q1～Qn的栅极电压，成为将中央接地点上的电压(即规定的Vgs)，和将输入端晶体管Qref1或Qref3上产生的一定的栅极—源极间电压Vgs加到左端或右端上的源极电压上所得到的电压之间连接的线上的电压。即，电压线Wp1的电压具有固定的电压梯度。
其结果，在各输出端晶体管Q1～Qn的栅极—源极之间，由于源极电压呈曲线状变化而产生若干误差，但正如与已有的图6相比所能明白的那样，提供了基本一定的电压Vgs。由此，在本发明中，各输出端晶体管Q1～Qn能使其负载中流过基本规定的电流。在本发明中，不会如已有的图7、图8所示那样在不增大用于馈线Ws1的布线面积的情况下，显著降低了由于其布线电阻而产生的影响。
在该图1的第1实施例中，例如既便去掉了右端一侧的输入晶体管Qref3和输出端晶体管Qj+1～Qn，只剩下图中央以左的部分，也能够得到相同的作用效果。
图2(a)图示了有关本发明第2实施例的电流反射镜电路的结构，图2(b)利用其电流反射镜电路的栅极电压、源极电压与配置位置的关系来显示这两个电压。
图2的第2实施例中，左端以及右端的输入端晶体管Qref1以及Qref3的源极分别连接在接地用管脚Pgnd1、Pgnd2上，从而连接到地GND。另一方面，设置在中央的输入端晶体管Oref2的源极没有连接到地。如此，在图2中，只有连接到地GND的连接位置以及连接个数与图1中的不同，其它结构与图1相同。
在该第2实施例中，除了能够得到与图1相同的效果外，既便在由于某些原因而切断与一方的地的连接时，或是在不能利用一方的接地用管脚的情况下，在所有的输入用晶体管Qref1～Qref3的位置上，栅极—源极间电压Vgs维持在一定的值。因此，尽管在与地的连接被切断一侧的栅极电压上升，但该栅极电压上升在允许的范围内的情况下，整体电流反射镜电路的动作不会存在任何问题。
图3(a)图示了有关本发明第3实施例的电流反射镜电路的结构，图3(b)通过电流反射镜电路的栅极电压、源极电压与配置位置的关系来显示这两个电压。
在图3的第3实施例中，与图1的第1实施例相比较，在以下两点上与之不同将第4恒流源I14和第4电流反射镜电路用的输入端晶体管Qref4，设置在第1恒流源I11和第1电流反射镜电路用的输入端晶体管Qref1以及第2恒流源I12和第2电流反射镜电路用的输入端晶体管Qref2之间；将第5恒流源I15和第5电流反射镜电路用的输入端晶体管Qref5，设置在第2恒流源I12和第2电流反射镜电路用的输入端晶体管Qref2以及第3恒流源I13和第3电流反射镜电路用的输入端晶体管Qref3之间。
在该图3的第3实施例中，既便在新设置的、输入端晶体管Qref4、输入端晶体管Qref5的点上，栅极—源极间的电压Vgs也被保持为一定的值。由此，如图3(b)所示，电压线Wp1的电压梯度在各个输入晶体管Qref1～Qref5之间不同。
因此，除了得到与第1、第2实施例方式相同的效果外，各输出端晶体管Q1～Qn上的栅极—源极间电压Vgs与给定电压之间的误差变小。因此，能够使各个输出端晶体管Q1～Qn的电流的大小更加正确。
图4(a)图示了有关本发明第4实施例的电流反射镜电路的结构，图4(b)通过电流反射镜电路的栅极电压、源极电压与配置位置间的关系来显示这两个电压。
在图4的第4实施例中，与图3的第3实施例相比较，除了通过接地用管脚Pgnd2将中央的第2输入端晶体管的源极连接到地GND之外，而且，左端和右端的输入端晶体管Qref1和Qref3的源极分别连接到接地用管脚Pgnd1、Pgnd3上，从而连接到地GND上。由此，在图4中，只有连接到地GND的连接位置以及连接数与图3不同，其它结构都相同。
在该图4的第4实施例中，除了得到与图3的第3实施例相同的效果外，还如图4(b)所示，由于能够在所有的配置位置上将栅极电压的上升抑制为小的值，因此既便在电源电压Vdd低的情况下，也能有效地进行使用。
在以上各实施例中，尽管是就使用N型MOS晶体管的电流反射镜电路进行的说明，但是，反之，也能够全部相同地构成使用P型MOS晶体管的电流反射镜电路。图5图示了使用相应于图1(a)情况的P型MOS晶体管的电流反射镜电路的结构。在该图5中，和图1中仅P型MOS晶体管和N型MOS晶体管是相反的，电压极性、电流方向相反，对相应的构成要素等赋予相同的标记，执行相同的操作。Pvdd是电源用管脚。
根据本发明的电流反射镜电路，除了一端连接在第1恒流源上、另一端连接在基准电压(例如地)上作为电流反射镜的输入端而工作的第1输入端晶体管之外，还在仅仅相距某个规定距离的位置上设置了一端连接到第2恒流源上的第2输入端晶体管，在这些第1、第2输入端晶体管之间，分散设置了作为电流反射镜的输出端而工作的多个输出端晶体管。由此，多个输出端晶体管的栅极—源极间电压Vgs基本等于第1、第2输入端晶体管的栅极—源极间电压Vgs，在不增大用于馈线的布线面积的情况下，可以显著降低由于馈线布线电阻而产生的影响。
权利要求
1.一种电流反射镜电路，具有成为电流反射镜的输出端的多个输出端晶体管，其特征在于，具有一端连接在第1恒流源上、另一端连接在成为第1电压的第1连接位置上、作为电流反射镜的输入端而工作的第1输入端晶体管；与所述第1输入端晶体管仅仅相距规定距离而设置的、一端与第2恒流源连接、作为电流反射镜的输入端而工作的第2输入端晶体管；将所述第1输入端晶体管的所述另一端与所述第2输入端晶体管的另一端之间连接的第1馈线；通过高于所述馈线电阻的高电阻将所述第1输入端晶体管的所述一端和所述第2输入端晶体管的所述一端之间连接、提供电压梯度的第1电压线；分散配置在所述第1输入端晶体管和所述第2输入端晶体管之间、分别连接在所述第1馈线和所述第1电压线上，作为电流反射镜的输出端而工作的、多个输出端晶体管。
2.如权利要求1所述的电流反射镜电路，其特征在于，具有按照与所述第1输入端晶体管相反的方向、仅仅与所述第2输入端晶体管相距一个规定距离而设置的、一端连接到第3恒流源、作为电流反射镜的输入端而工作的第3输入端晶体管；将所述第2输入端晶体管的所述另一端和所述第3输入端晶体管的另一端之间连接的第2馈线；通过高于所述第2馈线电阻的高电阻将所述第2输入端晶体管的所述一端和所述第3输入端晶体管的所述一端之间连接的、提供电压梯度的第2电压线；分散配置在所述第2输入端晶体管和所述第3输入端晶体管之间的、分别连接在所述馈线和所述电压线上、作为电流反射镜的输出端而工作的多个输出端晶体管。
3.如权利要求2所述的电流反射镜电路，其特征在于，所述第3输入端晶体管的所述另一端连接在成为所述第1电压的第2连接位置上。
4.如权利要求1～3任一项所述的电流反射镜电路，其特征在于，所述各电压线是多晶硅线。
5.如权利要求1～4任一项所述的电流反射镜电路，其特征在于，所述各输入端晶体管以及所述各输出端晶体管是P型MOS晶体管。
6.如权利要求1～4任一项所述的电流反射镜电路，其特征在于，所述各输入端晶体管和所述各输出端晶体管是N型MOS晶体管。
全文摘要
在具有达到数百的多个输出端晶体管的电流反射镜电路中，不增大用于馈线的布线面积，而显著降低由馈线电阻产生的影响。除了一端连接到第1恒流源、另一端连接到基准电压(例如地)上的电流反射镜的第1输入端晶体管之外，还在仅仅相距某个规定距离的位置上设置了一端连接到第2恒流源上的第2输入端晶体管，在这些第1、第2输入端晶体管之间，分散设置了多个输出端晶体管。由此，多个输出端晶体管的栅极—源极间电压基本等于第1、第2输入端晶体管的栅极—源极间电压。
文档编号G05F3/08GK1507149SQ20031012036
公开日2004年6月23日 申请日期2003年10月21日 优先权日2002年10月21日
发明者大前英雄 申请人:罗姆股份有限公司