专利名称：：可编程逻辑控制器、其扩展模块和其硬件扩展方法
技术领域：
：本发明涉及可编程逻辑控制器，特别涉及一种可编程逻辑控制器、其扩展模块和其硬件扩展方法。
背景技术：
：可编程逻辑控制器(PLC)在当今的各行各业中具有广泛的应用，例如应用于汽车、化工、纺织等生产设备及过程控制。它由输入端口、核心控制单元和输出端口组成，主要功能是读入输入端口的电信号，然后将其转换为数字信号并送到核心控制单元中按照用户事先设定的逻辑进行处理，然后再将处理结果转换为电信号送到其输出端口，以驱动与之连接的外部设备完成相应的功能，从而可取代传统的继电器控制系统。现有中小型PLC的输入输出端口数(俗称点数)的满配置一般可达256点或更多，且可同时接入模拟量输入输出、高速脉冲输入输出、定位扩展、网络与总线通讯等特殊扩展模块，这些端口及特殊扩展模块无法在一个结构壳体内实现，往往需要设计成主模块加扩展模块的分体结构，通过积木组合方式才能实现，PLC内的主模块与扩展模块之间可靠高效的逻辑连接，是PLC硬件设计的关键之一。PLC的结构大致可有背板结构和逐级连接两种类型。前者为固定地址结构，容易实现扩展逻辑，但其占用安装空间较大，成本较高。而采用逐级连接方式则可使得扩展系统的结构更为紧凑，且可按顺序任意安装，接线灵活，如图1所示，其中包括一个主模块(BU)和至少两个扩展模块(图中为四个)，从图中可以看出，各个扩展模块之间依次逐级连接。对于这种有多个扩展模块逐级连接的PLC系统，为方便用户编程，需对各个扩展模块按连接顺序依次编号。只有进行编号，也就是编址之后，主模块才能正确访问各扩展模块。现有技术中需要通过人工编址或主模块自动编址的方式完成上述工作。人工编址方式是指，根据具体的连接，分别按IO扩展模块和特殊扩展模块进行编址，编程人员在编程时需记住相应扩展模块的信息，而且在安装时也需与编程时的逻辑顺序相一致。主模块自动编址方式是指，在每一次上电时，主模块对与之逐级连接的各个扩展模块进行自动编址，在上电之后的工作过程中，主模块发起与扩展模块的通迅，数据以帧的形式传送，帧中包含扩展模块的地址信息。人工编址的缺点是容易造成安装不方便，甚至发生混淆，用户程序的通用性差；主模块自动编址则会带来软件和硬件方面的额外开销。
发明内容针对现有技术中对PLC内逐级连接的扩展模块进行编址时所存在的上述缺陷，本发明提供一种可编程逻辑控制器及其硬件扩展方法，主模块可以通过简单寻址直接对扩展模块进行访问，完成配置查询、输入输出读写等功能。本发明解决其技术问题所采用的技术方案是一种可编程逻辑控制器扩展模块，包括核心控制单元，还包括地址传递单元，所述地址传递单元用于将来自扩展母线的地址信号按照一定规则变换后沿扩展母线继续向后传递；所述地址信号的至少一部分还通过信号线传送到所述核心控制单元。本发明所述扩展模块还可进一步包括地址识别单元，串联连接在所述地址传递单元的输入端与核心控制单元之间，用于对所述地址信号的至少一部分进行识别，当判断所述地址信号为所述扩展模块的选中信号时输出选通信号到所述核心控制单元。作为本发明的一种实施方式，所述地址传递单元可包括串联连接在扩展母线上的N条输入寻址线和N条输出寻址线，N≥2；其中，第M条输入寻址线与第M-1条输出寻址线相连，2≤M≤N；第1条输入寻址线与所述核心控制单元相连，用于将所述地址信号传送到所述核心控制单元。作为本发明的一种实施方式，所述地址传递单元和地址识别单元由门电路构成或集成在复杂可编程逻辑器件或可编程门阵列中，或所述地址传递单元、地址识别单元和核心控制单元集成在复杂可编程逻辑器件或可编程门阵列中。本发明还提供了一种基于上述扩展模块的可编程逻辑控制器，包括主模块、扩展母线、以及通过所述扩展母线与所述主模块逐级连接的L个所述扩展模块，L≥2；其中，所述主模块输出的地址信号X1的至少一部分经寻址信号线输出到第一级扩展模块的核心控制单元，地址信号X1同时经所述第一级扩展模块中的地址传递单元变换为地址信号X2后输出到第二级扩展模块；当L≥3时，所述第(h+1)级扩展模块输出的地址信号Xh+2的至少一部分到第(h+2)级扩展模块的核心控制单元，地址信号Xh+2同时经所述第(h+2)级扩展模块中的地址传递单元变换为地址信号X(h+3)后输出到第(h+3)级扩展模块；其中，1≤h≤(L-3)。进一步的，所述扩展模块中还包括串联连接在所述地址传递单元的输入端与核心控制单元之间的地址识别单元，用于对所述地址信号Xl的至少一部分进行识别，当判断所述地址信号Xl为所述扩展模块的选中信号时输出选通信号到所述核心控制单元；其中，1≤l≤L。本发明还提供了一种基于上述可编程逻辑控制器的硬件扩展方法，该方法包括以下步骤A1，构造一二进制代码序列(q1，…，qn，qn+1，…qp)，所述序列中包括p个不相重复的元素；A2，构造规则R，使得R(qn)＝qn+1，且R(qp)＝qp，n≤p-1；A3，根据所述规则R构造所述地址传递单元，使得当所述地址传递单元的输入信号为qn时，其输出信号为qn+1，且当其输入信号为qp时其输出信号也为qp；所述地址传递单元由门电路构成或集成在复杂可编程逻辑器件或可编程门阵列中。本发明方法进一步包括构造一地址识别单元，使得当所述识别电路的输入信号为qp-1时，其输出一位二进制选通信号到对应扩展模块的核心控制单元，当其输入信号为非qp-1时，其输出一位二进制关闭信号到所述核心控制单元；所述地址识别单元由门电路构成或集成在复杂可编程逻辑器件或可编程门阵列中。本发明方法进一步包括进一步包括构造一主模块输出信号与被选通的扩展模块的对应列表，存储在所述主模块中，用于指示所述主模块选通对应扩展模块；其中，第一级扩展模块对应地址信号为qp-1，第n级扩展模块对应地址信号为qp-n，第L级扩展模块对应地址信号为q1，1＜n＜L。本发明还提供了一种可编程逻辑控制器，包括主模块、通讯总线、以及通过所述通讯总线与所述主模块逐级连接的L个所述扩展模块，L≥2，其特征在于还包括L个与所述扩展模块一一对应的地址传递单元和地址识别单元；所述地址传递单元用于对接收到的地址信号按照一定规则变换后输出；所述地址识别单元用于对所述地址信号进行识别，当判断所述地址信号为所述扩展模块的选中信号时输出选通信号到对应扩展模块的核心控制单元；所述第一地址传递单元的输入端与所述主模块相连，同时通过第一地址识别单元与第一级扩展模块的核心控制单元相连；所述第k地址传递单元的输入端与第k-1地址传递单元的输出端相连，同时通过第k地址识别单元与第k级扩展模块的核心控制单元相连；其中，2≤k≤L。本发明的有益效果是①可实现在逐级相连的PLC模块中的免编址设计，可以支持主模块对扩展模块的直接访问；②扩展模块信息处理方便，可以将寻址信号当作片选信号使用，寻址信号撤销后可以立即拆除链路；③主模块可根据自身需要随时撤销寻址信号，启动新的链路或重建链路，有效地支持扩展模块访问的实时性。图1是PLC扩展的逐级连接示意图；图2是本发明一种PLC的内部结构及电路连接示意图；图3是本发明一个实施例中PLC的电路结构原理图；图4是本发明另一种PLC的内部结构及电路连接示意图；图5是本发明另一个实施例中地址传递单元的电路结构原理图。具体实施例方式下面根据附图和具体实施例对本发明作进一步阐述。如图2所示，本发明一种可编程逻辑控制器(PLC)主要包括主模块BU、扩展母线和至少两个扩展模块1(假设包括L个扩展模块，L≥2)。其中，扩展模块1通过扩展母线与主模块BU以逐级连接方式连接。本文定义与主模块BU相连的那块扩展模块1为第一级扩展模块，与所述第一级扩展模块相连的扩展模块1为第二级扩展模块，依此类推。主模块BU负责PLC的事务处理与用户程序的执行，其通过扩展母线中的寻址信号线14选通某个扩展模块1，再通过扩展母线中的通讯总线15访问对应扩展模块1，读写对应扩展模块1的输入输出端口。每个扩展模块1都包括核心控制单元12，还包括地址传递单元11。核心控制单元12用于处理PLC主模块BU下发的命令，并管理扩展模块自身的输入输出电路。本发明中，为了描述方便，将对应第i级扩展模块1中的核心控制单元12和地址传递单元11分别称为第i核心控制单元和第i地址传递单元。L≥i。如图2所示，第一地址传递单元的输入端通过寻址信号线14与主模块BU的输出端相连，其输入端同时还与第一核心控制单元的输入端相连。第一地址传递单元的输出端通过寻址信号线14和第二级扩展模块1中的第二地址传递单元的输入端以及第二核心控制单元的输入端相连。依此类推，第(i+1)级扩展模块1的第(i+1)地址传递单元的输入端与第i地址传递单元的输出端、以及第(i+1)核心控制单元的输入端相连，其输出端与第(i+2)地址传递单元的输入端和第(i+2)核心控制单元的输入端相连。本发明中，地址传递单元11用于将来自主模块BU或上一级扩展模块的地址信号按照一定规则变换后输出到下一级扩展模块。而来自主模块BU或上一级扩展模块的地址信号中的至少一部分直接输入到本模块的核心控制单元，用于选通核心控制单元，当核心控制单元被选通就可以从通讯总线15接收来自主模块BU的指令(通信帧)并执行相应处理。本发明中，PLC的主模块BU和各扩展模块1之间的信息交换采用“主从通讯”方式主模块BU对某个扩展模块1内的信息进行读取或写入操作时，会先通过寻址信号线14向指定的扩展模块1发送寻址信号，然后通过通讯总线15发送通讯帧；各个扩展模块1根据接收到的地址信号判断自己是否被选中，被选中的扩展模块1根据通讯帧的内容进行相应处理。整个通讯过程由主模块BU发起，提供硬件寻址信号和总线通讯信号，扩展模块1不能主动发送数据。为了实现PLC内主模块BU与各扩展模块1之间可靠高效的逻辑连接，本发明实施例定义了地址传递单元11对其接收到的地址信号的处理规则1.首先定义有穷集S＝{X1，...，XL，XL+1}，及包括(L+1)个元素的序列X1，...，XL，Xl+1。其中，序列中的元素属于S，序列中的每个元素都是相同位数的二进制代码，且不重复。2.定义规则R为一种变换的集合，R＝{(X1，X2)，(X2，X3)，...，(Xi-1，Xi)，...，(XL，XL+1)，(XL+1，XL+1)}。即上述序列中的每个元素都可按照规则R形成序列中排序靠后的一个元素，可记作R(Xi-1)＝Xi，且R(XL)＝XL+1，R(XL+1)＝XL+1。其中，i≤L。3.规则R指定序列中的元素Xm作为扩展模块1选择标志，其中，m≤L。每个扩展模块1按照规则向后传递地址编号的同时，也接收传送过来的地址信号，并作出相应反应。如果核心控制单元12接收到对应的选通信号Xm，则主模块BU与对应级扩展模块1之间就建立通信链路，当核心控制单元12收到的信号不是选通信号Xm时，所述通信链路被撤销。此时，可以把序列中前m个二进制代码用作扩展模块的地址编码，当m＝L时，地址编码的范围最大。本发明较佳实施例中，定义m＝L，即指定XL作为扩展模块1选择标志。4.规则R指定序列中的元素XL+1作为扩展模块1的空闲标志。规则定义每个扩展模块1收到空闲标志XL+1时，其向后传递的地址编号便一直为该空闲标志XL+1。这样，主模块BU上电后、建立链路之前和拆除链路之后都需给出空闲标志XL+1，使所有扩展模块1的核心控制单元12都不再处理来自主模块BU的通讯数据，并将通讯缓冲区清空。5.构造一数据列表，存储在所述主模块BU中，用于指示所述主模块BU选通对应扩展模块表一这样，PLC内获得选择标志XL的扩展模块1是唯一的。扩展模块上电后进入空闲状态，建立链路之后表明扩展模块被选中，将根据主模块BU的命令进行配置查询、输入输出读写等操作，否则将继续处于空闲状态。主模块BU建立链路之后，完成访问或访问异常时将拆除链路，此时扩展模块1重新回到空闲状态，等待下一次通信。根据上述定义的规则R，主模块BU准备向第i级扩展模块发起连接时，将给出地址编号XL-i+1；第一级扩展模块得到地址编号XL-i+1后按照规则R形成XL-i+2向后传递，以此类推，第i级扩展模块将得到地址编号XL并按照规则R形成XL+1向后传递，而后级扩展模块将一直得到信号XL+1。这样，扩展模块中只有第i级扩展模块被选通。本发明较佳实施例中，根据规则可定义的有穷集S＝{1000，0100，0010，0001，0000}，及序列1000，0100，0010，0001，0000。序列中的元素都为4位二进制代码，且序列中没有重复元素。根据规则定义的一种变换的集合为R＝{(1000，0100)，(0100，0010)，(0010，0001)，(0001，0000)，(0000，0000)}。我们指定0001作为扩展模块1的选择标志，指定0000作为扩展模块1的空闲标志。根据上述规则构造一电路作为地址传递单元11(如图3所示)。本较佳实施例中假设核心控制单元12为上升沿选通。其中，地址传递单元11都包括串联连接在扩展母线上的4条输入寻址线和4条输出寻址线。第M条输入寻址线与第(M-1)条输出寻址线相连，2≤M≤4；第1条输入寻址线与所述核心控制单元12的中断输入端相连。且第1条输入地址线输入的信号对应序列中二进制代码的第一位。可知，可用“右移操作”来描述规则R。根据上述定义，如图3所示，这样，当一个扩展模块的地址传递单元的输入端输入为0001时，其核心控制单元的中断输入端的输入便为1，从而选通对应的扩展模块。当主模块BU输出的地址信号为0000时，所有扩展模块的核心控制单元都不再处理来自主模块BU的通讯数据，并将通讯缓冲区清空，主模块BU到扩展模块的链路被拆除。表二所示为扩展模块与主模块BU寻址时输出的地址信号的对应表。通过进行查表，主模块BU就可以根据访问需求给出地址。表二根据上表，当主模块BU需要访问第三级扩展模块时，就需给出地址0100。这时，第一级扩展模块得到0100，第二级扩展模块得到0010，第三级扩展模块得到0001，第四级扩展模块得到0000。根据先前的定义，第三级扩展模块被主模块BU选中。在本发明的其它实施例中，可在图3电路的基础上采用其它的有穷集S及序列实现本发明控制。其原理与上述相同。在本发明的其它实施例中，也可定义“右移位数大于1”、“左移操作”等移位变换编码实现本发明。在“左移一位操作”规则下，地址传递单元11可都包括4条输入地址线和4条输出地址线。其中，第M条输入地址线与第(M+1)条输出地址线相连，1≤M≤3；第4条输入地址线与核心控制单元12的中断输入端相连。且第4条输入地址线输入的信号对应序列中二进制代码的第四位。当然，还可定义左移位数大于1的规则实现本发明，其中地址传递单元11的电路结构与上述电路相似。因此，不能以规则R的具体定义、以及地址传递单元11中接线端子的固定连接方式限定本发明的保护范围。如图4所示，在本发明的另一较佳实施例中，扩展模块1中还包括串联连接在输入端口与核心控制单元12之间地址识别单元13，用于对输入的地址信号进行识别，使得当所述识别电路的输入信号为选择标志Xm时，m≤L，其输出一位二进制选通信号(0或1)到对应扩展模块的核心控制单元，当其输入信号为空闲标志XL+1时，其输出一位二进制关闭信号(1或0)到所述核心控制单元。本较佳实施例中定义m＝L，即指定XL作为选择标志。本发明中，地址传递单元11和地址识别单元13可由门电路构成，也可集成在CPLD(复杂可编程逻辑器件)或FPGA(现场可编程门阵列)中，也可把地址传递单元11和地址识别单元13与其它功能模块共同集成到门电路或CPLD或FPGA中。本发明的其它实施例中，可将地址传递单元11、地址识别单元13和核心控制单元12集成在一个门电路或复杂可编程逻辑器件或可编程门阵列中实现。我们先定义有穷集S＝{000，001，010，011，100，101，110，111}，及序列000，001，010，011，100，101，110，111。定义规则R为一种变换的集合，R＝{(000，001)，(001，010)，(010，011)，(011，100)，(100，101)，(101，110)，(110，111)，(111，111)}。可用“加1操作”来描述规则R。我们指定110作为扩展模块1的选择标志，指定111作为扩展模块1的空闲标志。如图5所示，根据上述规则涉及的地址传递单元11的电路由四个与门、四个非门、四个或门组成。本较佳实施例中假设核心控制单元12为下降沿选通。定义F[2..0]作为扩展模块的前端寻址信号，R[2..0]为扩展模块的后端寻址信号，这两个信号的2到0位分别对应集合S中元素二进制码的2到0位。其中，nINT与对应扩展模块1中的核心控制单元12的中断输入端相连，也可由CPLD或FPGA通过硬件逻辑处理。与nINT信号相连的两个非门、两个与门构成了本发明所述地址识别单元13。与R0到R2信号、以及F0到F2信号相连的所有与门、非门和或门构成了本发明所述地址传递单元11。由图可知，R2=F2+F0F1，R0=F1F2+F0-,]]>符合上述规则的定义。根据上述定义，当一个扩展模块的地址传递单元的输入端输入为110时，其核心控制单元的中断输入端的输入信号nINT便为0，从而选通对应的扩展模块。当主模块BU输出的地址信号为111时，nINT为1，扩展模块的核心控制单元都不再处理来自主模块BU的通讯数据，并将通讯缓冲区清空，主模块BU到扩展模块的链路被拆除。表三所示为扩展模块与主模块寻址时输出的地址信号的对应表。通过进行查表，主模块BU就可以根据访问需求给出地址。图5的所示电路即可以用分离元器件来实现，也可以使用CPLD(复杂可编程逻辑器件)或FPGA(现场可编程门阵列)集成实现。表三<tablesid="table3"num="003"><tablewidth="692">扩展模块编号主模块寻址时应给出的地址1110210131004011501060017000空闲时111</table></tables>根据上表，当主模块BU需要访问第三级扩展模块时，就需给出地址100。这时，第一级扩展模块得到100，第二级扩展模块得到101，第三级扩展模块得到110，第四到第七级扩展模块得到111。根据先前的定义，第三级扩展模块被主模块BU选中。在本发明的其它实施例中，可采用其它的有穷集S及序列，或二进制代码与一固定值的二进制代码求和，或二进制代码与一固定值的二进制代码求差、8421码，BCD码等计算机编码规则实现本发明控制。其原理与上述相似。根据对应规则可选择对应的门电路予以实现。因此，不能以规则R的具体定义、以及地址传递单元和地址识别单元的门电路的具体实现限定本发明的保护范围。本发明中，各扩展模块之间可直接连接，也可经RC网络连接。所述RC网络用于滤波。在本发明的其它实施例中，所述地址传递单元和地址识别单元可不封装在扩展模块内，地址传递单元和地址识别单元可单独封装为一个模块，或分别封装为模块，在使用时通过扩展母线与扩展模块及主模块相连即可。综上所述，本发明实现了对扩展模块的免编址设计，主模块可以通过简单寻址直接对扩展模块进行访问。权利要求1.一种可编程逻辑控制器扩展模块，包括核心控制单元，其特征在于还包括地址传递单元，所述地址传递单元用于将来自扩展母线的地址信号按照一定规则变换后沿扩展母线继续向后传递；所述地址信号的至少一部分还通过信号线传送到所述核心控制单元。2.根据权利要求1所述的扩展模块，其特征在于还包括地址识别单元，串联连接在所述地址传递单元的输入端与核心控制单元之间，用于对所述地址信号的至少一部分进行识别，当判断所述地址信号为所述扩展模块的选中信号时输出选通信号到所述核心控制单元。3.根据权利要求1所述的扩展模块，其特征在于所述地址传递单元包括串联连接在扩展母线上的N条输入寻址线和N条输出寻址线，N≥2；其中，第M条输入寻址线与第M-1条输出寻址线相连，2≤M≤N；第1条输入寻址线与所述核心控制单元相连，用于将所述地址信号传送到所述核心控制单元。4.根据权利要求2所述的扩展模块，其特征在于所述地址传递单元和地址识别单元由门电路构成或集成在复杂可编程逻辑器件或可编程门阵列中，或所述地址传递单元、地址识别单元和核心控制单元集成在复杂可编程逻辑器件或可编程门阵列中。5.一种基于权利要求1所述扩展模块的可编程逻辑控制器，包括主模块、扩展母线、以及通过所述扩展母线与所述主模块逐级连接的L个所述扩展模块，L≥2，其特征在于所述主模块输出的地址信号X1的至少一部分经寻址信号线输出到第一级扩展模块的核心控制单元，地址信号X1同时经所述第一级扩展模块中的地址传递单元变换为地址信号X2后输出到第二级扩展模块；当L≥3时，所述第(h+1)级扩展模块输出的地址信号Xh+2的至少一部分到第(h+2)级扩展模块的核心控制单元，地址信号Xh+2同时经所述第(h+2)级扩展模块中的地址传递单元变换为地址信号Xh+3后输出到第(h+3)级扩展模块；其中，1≤h≤(L-3)。6.根据权利要求5所述可编程逻辑控制器，其特征在于所述扩展模块中还包括串联连接在所述地址传递单元的输入端与核心控制单元之间的地址识别单元，用于对所述地址信号Xl的至少一部分进行识别，当判断所述地址信号Xl为所述扩展模块的选中信号时输出选通信号到所述核心控制单元；其中，1≤l≤L。7.一种基于权利要求5所述可编程逻辑控制器的硬件扩展方法，其特征在于，该方法包括以下步骤A1，构造二进制代码序列(q1，…，qn，qn+1，…qp)，所述序列中包括p个不相重复的元素；A2，构造规则R，使得R(qn)＝qn+1，且R(qp)＝qp，n≤p-1；A3，根据所述规则R构造所述地址传递单元，使得当所述地址传递单元的输入信号为qn时，其输出信号为qn+1，且当其输入信号为qp时其输出信号也为qp；所述地址传递单元由门电路构成或集成在复杂可编程逻辑器件或可编程门阵列中。8.根据权利要求7所述的可编程逻辑控制器硬件扩展方法，其特征在于，进一步包括构造一地址识别单元，使得当所述识别电路的输入信号为qp-1时，其输出一位二进制选通信号到对应扩展模块的核心控制单元，当其输入信号为非qp-1时，其输出一位二进制关闭信号到所述核心控制单元；所述地址识别单元由门电路构成或集成在复杂可编程逻辑器件或可编程门阵列中。9.根据权利要求8所述的可编程逻辑控制器硬件扩展方法，其特征在于，进一步包括构造一主模块输出信号与被选通的扩展模块的对应列表，存储在所述主模块中，用于指示所述主模块选通对应扩展模块；其中，第一级扩展模块对应地址信号为qp-1，第n级扩展模块对应地址信号为qp-n，第L级扩展模块对应地址信号为q1，1＜n＜L。10.一种可编程逻辑控制器，其特征在于包括主模块、通讯总线、以及通过所述通讯总线与所述主模块逐级连接的L个所述扩展模块，L≥2，其特征在于还包括L个与所述扩展模块一一对应的地址传递单元和地址识别单元；所述地址传递单元用于对接收到的地址信号按照一定规则变换后输出；所述地址识别单元用于对所述地址信号进行识别，当判断所述地址信号为所述扩展模块的选中信号时输出选通信号到对应扩展模块的核心控制单元；所述第一地址传递单元的输入端与所述主模块相连，同时通过第一地址识别单元与第一级扩展模块的核心控制单元相连；所述第k地址传递单元的输入端与第k-1地址传递单元的输出端相连，同时通过第k地址识别单元与第k级扩展模块的核心控制单元相连；其中，2≤k≤L。全文摘要本发明涉及可编程逻辑控制器，特别涉及一种可编程逻辑控制器、其扩展模块和其硬件扩展方法。一种可编程逻辑控制器扩展模块，核心控制单元，其特征在于还包括地址传递单元，所述地址传递单元用于将来自扩展母线的地址信号按照一定规则变换后沿扩展母线继续向后传递；所述地址信号的至少一部分还通过信号线传送到所述核心控制单元。本发明还公开了一种可编程逻辑控制器、以及一种可编程逻辑控制器硬件扩展方法。本发明可实现在逐级相连的主模块与扩展模块间的免编址设计，可以支持主模块对扩展模块的直接访问；主模块可根据自身需要随时撤销寻址信号，启动新的链路或重建链路，有效地支持扩展模块访问的实时性。文档编号G05B19/05GK1936744SQ20061006324公开日2007年3月28日申请日期2006年10月20日优先权日2006年10月20日发明者曲峰申请人:艾默生网络能源有限公司