电流限制电路及包括其的电压调节器和dc-dc转换器的制作方法

专利名称：电流限制电路及包括其的电压调节器和dc-dc转换器的制作方法
技术领域：
本发明总体涉及电流限制电路，特别是适用于各种电源芯片中的电 流限制电路。具体而言，本发明涉及适用于电压调节器和各种DC-DC转 换器中的电流限制电路以及包括该电流限制电路的电压调节器和DC-DC 转换器。
背景技术：
随着便携式电子设备的广泛应用，便携设备中的电子元件设计的待 机功耗要求越来越受到关注。用于便携设备的电池的电量往往十分有限， 这要求不断降低便携设备的电子元件的静态电流。待机功耗这一指标对 便携式电子设备的待机时间有着至关重要的影响。广泛应用于便携设备 中的各种电源芯片，如电压调节器和DC-DC转换器，都需要不断减少其 待机电流，即空栽时电源芯片自身所消耗的静态电流。例如，电压调节器一般包括参考电压源、误差放大器、输出电压调 整元件、采样电阻、旁路元件等。误差放大器可以是一个比较器。参考 电压源提供的基准电压施加到该比较器的反相输入端；利用采样电阻从 输出电压获得的采样电压施加到该比较器的同相输入端，由此形成负反 馈。基准电压与采样电压的差值经误差放大器放大后，对输出电压调整 元件进行控制，从而稳定输出电压。输出电压调整元件通常可以采用双 极型晶体管，也可以采用金属氧化物半导体场效应晶体管(M0SFET)。另外，上述电压调节器和DC-DC转换器一般都需要过流保护电路。 过流保护电路也通常被称为电流限制电路，其功能是限制如上面提到的 输出电压调整元件等功率器件在过载或短路时的电流，从而起到保护功 率器件的作用。但是，现有的电流限制电路都会消耗较大的静态功耗， 即在电源芯片负载为空载时仍会消耗较大的电流。参照图1,其中示出了一种现有技术的用于线性稳压器和低压差线 性稳压器(LD0)的电流限制电路。图1中的电流源18和限流环路放大 器都需要消耗较大的静态电流。发明内容因此，本发明的目的是提供一种具有较低静态电流消耗的用于电压调节器或DC-DC转换器的电流限制电路。该电流限制电路的设计使得， 在采用该电流限制电路的电压调节器或DC-DC转换器等电路的负栽电流 为零时，该电流限制电路的电流基本为零。根据本发明的第一方面，提供了一种用于电压调节器或DC-DC转换 器的电流限制电路，该电压调节器或DC-DC转换器包括一个输出电压调 整晶体管，所述输出电压调整晶体管包括一个控制端，所述电流限制电 路包括与所述输出电压调整晶体管相同的电流采样晶体管，连接到所 述输出电压调整晶体管，使得流过所述电流采样晶体管的电流与流过所 述输出电压调整晶体管的电流之比等于所述电流采样晶体管的几何尺寸 与所述输出电压调整晶体管的几何尺寸之比；电流镜像电路，连接到所 述电流采样晶体管，用于以流过所述电流采样晶体管的电流为参考电流 产生 一 个与流过所述电流采样晶体管的电流成比例的镜像电流；电流-电压转换电路，连接到所述电流镜像电路，以产生一个与所述镜像电流 成比例的电压；电压比较电路，连接到所述电流-电压转换电路和所述 输出电压调整晶体管的控制端，用于将所述电流-电压转换电路产生的 电压与一个阈值电压作比较，并在所述电流-电压转换电路产生的电压 大于所述阈值电压时将所述控制端的电压限制在一个预定电压。根据本发明的第二方面，提供了一种用于电压调节器或DC-DC转 换器的电流限制电路，该电压调节器或DC-DC转换器包括一个输出电 压调整晶体管，所述输出电压调整晶体管包括一个控制端，所述电流 限制电路包括与所述输出电压调整晶体管相同的电流采样晶体管， 连接到所述输出电压调整晶体管，使得流过所述电流采样晶体管的电 流与流过所述输出电压调整晶体管的电流之比等于所述电流采样晶 体管的几何尺寸与所述输出电压调整晶体管的几何尺寸之比；电流镜 像电路，连接到所述电流采样晶体管，用于以流过所述电流采样晶体 管的电流为参考电流产生一个与流过所述电流采样晶体管的电流成 比例的镜像电流；电流源，连接到所述电流镜像电路；电流比较电路， 连接到所述电流源、所述电流镜像电路和所述输出电压调整晶体管的控制端，用于将所述镜像电流和所述电流源的电流作比较，并在所述 镜像电流大于所述电流源的电流时将所述控制端的电压限制在一个 预定电压。根据本发明的第三方面，提供了包括本发明第一方面或第二方面 的电流限制电路的电压调节器。根据本发明的第四方面，提供了包括本发明第一方面或第二方面的电流限制电路的DC-DC转换器。利用本发明，当采用电流限制电路的电压调节器或DC-DC转换器等 电路的负载电流为零时，该电流限制电路的电流消耗很小，基本为零。


仅以举例的方式，参照附图更详细地描述本发明的优选实施方 案。所有附图中相同的特征和部件用相同的参考标号表示，其中图1示出了一种现有技术的用于线性稳压器和低压差线性稳压 器的电流限制电路；图2示出了根据本发明的一个优选实施方案的电流限制电路；图3示出了图2中的电流限制电路的一种改进形式；图4示出了包括图3中的电流限制电路的一个低压差线性稳压器；图5示出了根据本发明的另一优选实施方案的电流限制电路； 图6示出了包括图5中的电流限制电路的电压调节器；以及 图7示出了根据本发明的又一优选实施方案的电流限制电路。
具体实施方式
根据本发明的电流限制电路适用于输出电压调整元件为晶体管的电 压调节器或DC-DC转换器等电路，在本文中，术语"晶体管"包括双极 型晶体管和MOSFET。参照图2，其中示出了根据本发明的一个优选实施方案的电流限制 电路。该电流限制电路包括一个由MOSFET MP1构成的电流采样电路， MOSFET MP1用于对流过采用该电流限制电路的电压调节器或DC-DC转换 器等电路的输出电压调整元件Mpass (图2中未示出，参见图4中虛线框以外的部分)的电流进行采样，流过M0SFETMP1的电流与流过该输出 电压调整元件的电流成一定比例。M0SFET MP1是一个与输出电压调整元 件Mpass类型相同的M0SFET，在该实施方案中，MOSFET MP1和该输出电 压调整元件均为P沟道MOSFET。该输出电压调整元件连接在输入电压和 输出电压之间，其控制端，即其栅极MPG，与相应的误差放大器EA的输 出端和该电流限制电路连接，其源极连接到输入电源VCC。(图2中未 示出，参见图4中虚线框以外的部分。)MOSFET MP1的栅极和源极分别 用于与该输出电压调整元件的栅极MPG和源极连接。根据M0SFET的漏极 电流特性，在MOSFET MP1和该输出电压调整元件的开启电压U刷uo等参 数相同的情况下，流过M0SFETMP1的电流与流过该输出电压调整元件的 电流之比等于MOSFET MP1的沟道宽长比与该输出电压调整元件的沟道宽 长比之比。因此，通过选择MOSFETMP1和该输出电压调整元件的几何尺 寸，可以方便地改变流过它们的电流之比。优选地，选择MOSFET MP1 和该输出电压调整元件的沟道宽长比，使得流过M0SFETMP1的电流小于 流过该输出电压调整元件的电流的1/1000。图2所示的电流限制电路还包括一个电流镜像电路、 一个电流-电压 转换电路和一个电压比较电路。电流镜像电路连接到电流采样电路，用 于以流过所述电流采样电路的电流为参考电流产生一个与流过所述电流 采样电路的电流成比例的镜像电流。电流-电压转换电路连接到电流镜 像电路，以产生一个与镜像电流成比例的电压。电压比较电路连接到电 流- 电压转换电路和上述输出电压调整晶体管的控制端，用于将电流-电压转换电路产生的电压与一个阈值电压作比较，并在电流-电压转换 电路产生的电压大于该阈值电压时将控制端的电压限制在一个预定电 压。在图2所示的实施方案中，电流镜像电路由两个与MOSFETMP1类型 不同的MOSFET MN3和MN1组成，即MOSFET MN3和MN1均为N沟道MOSFET， 其中MOSFET MN1与MOSFET MP1串联，其漏极连接到MOSFET MP1的漏极。 电流-电压转换电路(I-V converter )由一个电阻Rl构成。电压比较电 路由MOSFET MP4组成，电阻Rl连接在MOSFET MP4的栅极和源极之间， 用于在MOSFET MP4的栅极和源极之间提供偏置电压。MOSFET MP4把电阻R1上的电压降与其阈值电压，即其开启电压的绝对值IV咖th)MP4 1,相比9较，根据比较结果决定是否把MPG节点的电压拉高。M0SFETMN1的栅极 和漏极连接在一起，形成二极管连接方式，M0SFET MN1的源极和衬底连 接至公共的地节点。MOSFET MN3的栅极连接至MOSFET MN1的栅极，MOSFET MN3的源极和衬底连接到MOSFET MN1的源极，MOSFET MN3的漏极连接到 电阻Rl的与MOSFET MP4的栅极连接的一端。MOSFET MP4的源极和衬底 连接到MOSFET MP1的源极，MOSFET MP4的漏极连接到MOSFET MP1的栅 极。如此，流过MOSFET MN1的电流等于流过MOSFET MP1的电流，流过 MOSFET MN3的电流与流过MOSFET MN1的电流之比等于MOSFET MN3的沟 道宽长比与MOSFET MNl的沟道宽长比之比。流过MOSFET MN3的电流流 经电阻Rl在该电阻上形成压降。当电阻Rl上的压降达到MOSFET MP4 的开启电压的绝对值lV刷t,P4l时，MOSFET MP4导通。结合之前描述的图 2所示的电流限制电路中各部件的连接关系以及该电流限制电路与包括 其的电压调节器或DC-DC转换器等电路的输出电压调整元件Mpass之间 的连接关系可知，当MOSFET MP4导通时，由于MOSFET MP4的导通压降 很小，所以MOSFET MP4的漏极处的电压，即输出电压调整元件的栅极处 MPG的电压被拉高并限制在接近电源电压VCC。所以，该电流限制电路的 电流限制值，即最大允许输出电流，近似为"冊( / 1 '(『/丄)湖.,/丄)鹏其中，1V,h)MP4l为MOSFET MP4的开启电压的绝对值，R1为电阻R1 的电阻值，(W/L)肌为M0SFETMN1的沟道宽长比，(W/L)图为MOSFET MN 3 的沟道宽长比，(W/L)MPass为输出电压调整元件MPass的沟道宽长比， (W/L)MP!为MOSFET MP1的沟道宽长比。通常IV GS(th) MP4 l表现出负温度系数，因此通过选取负温度系数的电阻 作为电阻R1，可以实现温度补偿，从而减小或消除本发明的电流限制电 路受温度变化的影响。此外，为了实现更好的温度补偿，还可以采用两 个或更多个温度系数不同的电阻形成电阻Rl。例如电阻Rl可以由负温 度系数的高阻多晶电阻和正温度系数的N阱电阻组成。上述最大允许输出电流LUfflit中的项(『")则,/丄) 仅与M0SFET(『/z)MN1、 MN3、 MPass和MP1的沟道宽长比有关，不受工艺、电源电压和温度的影响。上述最大允许输出电流LLWt中的另一项^^il与大多数偏置电流的变化相当，但由于本发明中利用电流镜像电路进行电流复制的次 数少，减少了由此导致的偏差，提高了电流限制的精确性。因此，本发 明的电流限制电路受工艺的影响较小，不同电流限制电路之间的一致性较好。此外，为了实现更准确的电流限制，还可以通过从电阻R1引出适 当的端子供在生产后通过修调来改变电阻Rl的电阻值使用，从而补偿工 艺上的偏差。根据上文的描述可知，在采用图2所示的电流限制电路的电压调节 器或DC-DC转换器等电路中的被采样器件(输出电压调整元件MPass) 的电流为零时，流过M0SFET MP1的电流也应为零，流过M0SFET MN1和 MN3的电流也为零，电阻R1上的电压应为零，M0SFETMP4处于截止状态， 其中没有电流通过。因此，电流限制电路为零电流消耗。但是由于电压 调节器或DC-DC转换器等电路中通常存在输出电压反馈电阻网络，所以 即使这些电路的负载电流为零，流过它们的被采样器件(即电压调节器或 DC-DC转换器等的输出电压调整元件)的电流通常仍不会为零。不过，此 时流过被采样器件的电流会非常小，此电流应等于输出电压反馈电阻网 络的电流消耗。在这里以输出电压反馈电阻网络的电流消耗为lpA为 例，来说明本发明的电流限制电路的静态电流消耗。如果在图2所示的 电流限制电路中MOSFETMPl的沟道宽长比与被采样器件MPass的沟道宽 长比之比为1/1000， M0SFET MN3与MN1的宽长比之比为1/10，则该电 流限制电路中M0SFET MP1所在的支路消耗lnA电流，M0SFET MN3所在 的支路消耗0. lnA电流，因而总静态电流消耗为1. lnA;纳安级的电流 在一般应用中可忽略。在具体设计中还可以通过减小M0SFETMP1的沟道 宽长比与被采样器件的沟道宽长比之比和M0SFETMN3与MN1的沟道宽长 比之比进一步减小此静态电流消耗。如果图2所示的电流限制电路中 M0SFET MP1的沟道宽长比与^皮采样器件MPass的沟道宽长比之比为 1/10000， M0SFET MN3与MN1的沟道宽长比之比为1/10,则总共消耗 0. llnA电流。一般将MOSFET MN1和MN3的沟道长度L设计得较大，这样有利于减 小沟长调制效应，从而^f吏流过MOSFET MN3的电流与流过MOSFET MN1的 电流之间的比例关系更精确。另外，在设计中为了保证良好的电流匹配，MOSFET MN3和MN1采用相同宽度和长度的单元器件组成，但它们各自采 用的单元器件的数量可以不同。例如，组成MOSFET MN1和MN3的单元器 件的宽度和长度均可以分别为W=20|am,L=4pm;而组成MOSFET MNl的 单元器件的数量为mMN1=40，组成MOSFET MN3的单元器件的数量为mMN3=l。 如此，则流过MOSFET MNl的电流为流过MOSFET MN3的电流的40倍。另外，为了提高电流限制电路的反应速度，通常将MOSFETMP4的沟 道长度L设计得较小，使MOSFET MP4的沟道宽长比为一个较大的值。例 如，MOSFET MP4的沟道宽度和长度可以分别是W-lOjum， L=0.5pm;如 此，则其沟道宽长比为20。 MOSFET MP4的沟道宽长比还可以大于20。现在参照图3和4，图3示出了图2中的电流限制电路的一种改进 形式，图4示出了包括图3中的电流限制电路的一个低压差线性稳压器， 低压差线性稳压器是电压调节器中的一种。与图2中的电流限制电路相 比，图3所示的改进形式的电流限制电路增加了两个P沟道MOSFETMP2、 MP3和一个N沟道MOSFET MN2。 MOSFET MP2串联连接在MOSFET MPl和 MNl之间，其源极连接到MOSFET MPl的漏极，其漏极连接到MOSFET MNl 的漏极，其栅极连接到MOSFET MP3的栅极。MOSFET MP3的栅极和漏极 连接在一起，MOSFET MP3的源极连接到采用图3的电流限制电路的电压 调节器或DC-DC转换器等电路的输出电压调整元件Mpass (图3中未示 出，参见图4中虚线框以外的部分)的漏极。MOSFET MN2的栅极和源极 分别连接到MOSFET MNl的栅极和源极，MOSFET MN2的漏极连接到MOSFET MP3的漏极。MOSFET MN2与MOSFET MNl连接成电流镜像电路，用于为 MOSFET MP3提供偏置电流。MOSFET MP2和MP3用来限制MOSFET MPl的 漏极电压与输出电压调整元件的漏极电压相等，以使流过MOSFET MPl 的电流与流过输出电压调整元件的电流之间的比例关系更精确。一般设计(W/L)MP2/ (W/L)MP3=(W/L)MN1/ (W/L)MN2，其中(W/L)贈为MOSFET MP2的沟道宽长比，(W/L)MP3为MOSFET MP3的沟道宽长比，(W/L)MN1为 MOSFET MNl的沟道宽长比，(W/L)觀为MOSFET MN2的沟道宽长比。图3所示的电流限制电路的其他方面均与图2所示的电流限制电路 相同，这里不再赘述。除了虚线框以内的电流限制电路以外，图4所示的低压差线性稳压 器还包括一个误差放大器EA、 一个连接在输入电压VCC和输出电压Vo之间的输出电压调整元件MPass (图4中其为一个P沟道MOSFET)、分 别连接在输出电压调整元件MPass的漏极和误差放大器EA的同相输入端 之间和误差放大器EA的同相输入端和公共的地节点之间的两个电阻Rfl 和Rf2。误差放大器EA的反相输入端连接到一个参考电压源Ref，其输 出端连接到输出电压调整元件MPass的控制端，即MOSFETMPass的栅极 MPG。 M0SFET MPass的栅极还连接到该低压差线性稳压器的电流限制电 路，其源极连接到输入电压VCC。另外，负载RL和旁路电容Co连接在 输出电压Vo和公共的地节点之间。通过反馈回路利用误差放大器EA对 输出电压调整元件MPass进行控制以控制输出电压Vo是本领域已知的， 这里不再进行赘述。现在参照图5，图5示出了才艮据本发明的另一优选实施方案的电流 限制电路，图6示出了包括图5中的电流限制电路的电压调节器。图5 所示的电流限制电路适用于输出电压调整元件为双极型晶体管的电压调 节器或DC-DC转换器等电路。与图2所示的电流限制电路相比，图5所 示的电流限制电路分别用PNP晶体管PNP1和PNP4代替了图2中的P沟 道MOSFET MP1和MP4，分别用NPN晶体管NPN1和NPN3代替了图2中的 N沟道MOSFET MN1和MN3。图5和6中的电阻R1、双极型晶体管PNP1、 PNP4、 NPN1和NPN3在连接关系上和功能上分别对应图2中的电阻R1、 M0SFET MP1、 MP4、 MN1和MN3，其中双极型晶体管的基极、发射极和集 电极分别对应于MOSFET的栅极、源极和漏极。在图5和6所示的电路中， 由PNP晶体管PNP1构成电流采样电路，由NPN晶体管NPN1和NPN3构成 电流镜像电路，由电阻Rl构成电流-电压转换电路，由PNP晶体管PNP4 构成电压比较电路。电阻Rl在PNP晶体管PNP4的基极和发射极之间提 供偏置电压。PNP晶体管PNP4把电阻Rl上的电压降与其阈值电压，即 其导通电压的绝对值lVbeP^1，相比较，根据比较结果决定是否把MPG节 点的电压拉高。结合双极型晶体管的电流特性和之前参照图2和4进行的有关描述 可知，在图5和6所示的电路中，流过双极型晶体管PNP1的电流与流过 输出电压调整元件PNP2的电流之比等于双极型晶体管PNP1的发射极面 积与输出电压调整元件PNP2的发射极面积之比，流过双极型晶体管NPN1 的电流等于流过双极型晶体管PNP1的电流，流过双极型晶体管NPN3的电流与流过双极型晶体管NPN1的电流之比等于双极型晶体管NPN3的发 射极面积与双极型晶体管NPN1的发射极面积之比。流过双极型晶体管 NPN3的电流流经电阻R1在该电阻上形成压降。当电阻R1上的压降达到双极型晶体管PNP4的导通电压的绝对值IVbePNP4l时，双极型晶体管PNP4导通。这样，即可确定该实施方案的电流限制电路的电流限制值。图5和6所示的电路的其他方面以及有关部件的设计上的考虑等与图2和4所示的电路相同或类似，这里不再赘述。现在参照图7，其中示出了根据本发明的另一优选实施方案的电流限制电路。与图2中的电流限制电路相比，图7所示的电流限制电路用一个电流源II代替了电阻Rl。下面对图7所示的电流限制电路进行详细描述。如图7所示，该电流限制电路包括一个由M0SFETMP1构成的电流采 样电路，M0SFET MP1用于对流过采用该电流限制电路的电压调节器或 DC-DC转换器等电路的输出电压调整元件Mpass (图7中未示出，参见图 4中虚线框以外的部分)的电流进行采样，流过M0SFETMP1的电流与流 过该输出电压调整元件的电流成一定比例。M0SFET MP1是一个与输出电 压调整元件Mpass类型相同的M0SFET，在该实施方案中，M0SFET MP1 和该输出电压调整元件均为P沟道MOSFET。该输出电压调整元件连接在 输入电压和输出电压之间，其控制端，即其栅极MPG,与相应的误差放 大器EA的输出端和该电流限制电路连接，其源极连接到输入电源VCC。 (图7中未示出，参见图4中虚线框以外的部分。)M0SFET MP1的栅极 和源极分别用于与该输出电压调整元件的栅极MPG和源极连接。根据 M0SFET的漏极电流特性，在M0SFET MP1和该输出电压调整元件的开启 电压U刷tw等参数相同的情况下，流过M0SFET MP1的电流与流过该输出 电压调整元件的电流之比等于MOSFET MP1的沟道宽长比与该输出电压调 整元件的沟道宽长比之比。因此，通过选择M0SFETMP1和该输出电压调 整元件的几何尺寸，可以方便地改变流过它们的电流之比。优选地，选 择M0SFET MP1和该输出电压调整元件的沟道宽长比，使得流过MOSFET MP1的电流小于流过该输出电压调整元件的电流的1/1000。图7所示的电流限制电路还包括一个电流镜像电路、 一个电流源和 一个电流比较电路。电流镜像电路连接到电流采样电路，用于以流过上述电流采样电路的电流为参考电流产生一个与流过所述电流采样电路的 电流成比例的镜像电流。电流源连接到电流镜像电路。电流比较电路连 接到电流源、电流镜像电路和输出电压调整晶体管的控制端，用于将镜 像电流和电流源的电流作比较，并在镜像电流大于电流源的电流时将控 制端的电压限制在一个预定电压。在图7所示的实施方案中，电流镜像电路由两个与M0SFETMP1类型 不同的MOSFET MN3和MN1组成，即MOSFET MN3和MN1均为N沟道MOSFET， 其中MOSFET MN1与MOSFET MP1串联，其漏极连接到MOSFET MP1的漏极。 电流比较电路由一个MOSFET MP4组成，用于比较流过MOSFET MN3的电 流和电流源II的电流，根据比较结果决定是否将MPG节点的电压拉高。 MOSFET MN1的栅极和漏极连接在一起，形成二极管连接方式，MOSFET MN1 的源极和衬底连接至公共的地节点。MOSFET MN3的栅极连接至MOSFET MN1的栅极，MOSFET MN3的源极和衬底连接到MOSFET MN1的源极，MOSFET MN3的漏极连接到电流源II的与MOSFET MP4的栅极连接的负极端。 MOSFET MP4的源极和衬底连接到MOSFET MP1的源极，MOSFET MP4的漏 极连接到MOSFET MP1的栅极。如此，流过MOSFET MN1的电流等于流过MOSFET MP1的电流，流过 MOSFET MN3的电流与流过MOSFET MN1的电流之比等于MOSFET MN3的沟 道宽长比与MOSFET MN1的沟道宽长比之比。当MOSFET MN3的漏极电流 小于电流源II的电流时，MOSFET MP4的栅极电压会被电流源II拉高至 电源电压VCC, MOSFET MP4将截止，而不会限制采用图7所示的电流限 制电路的电压调节器或DC-DC转换器等的输出电流；当MOSFETMN3的漏 极电流大于电流源II的电流时，MOSFET MP4的栅极电压会被MOSFET MN3 拉低至接近地电位，MOSFET MP4将导通，从而起到限制上述电压调节器 等的输出电流的作用。结合之前描述的图7所示的电流限制电路中各部 件的连接关系以及该电流限制电路与包括其的电压调节器或DC-DC转换 器等电路的输出电压调整元件Mpass之间的连接关系可知，当MOSFET MP4导通时，由于MOSFET MP4的导通压降很小，所以MOSFET MP4的漏 极处的电压，即输出电压调整元件的栅极处MPG的电压被拉高并限制在 接近电源电压VCC。所以，该电流限制电路的电流限制值，即最大允许 输出电流，近似为'眉" (『/丄)鹏(紐)其中，II为电流源II的电流值，(W/L)隨为M0SFET MN1的沟道宽 长比，(W/L),为M0SFET MN3的沟道宽长比，(W/L)MPass为输出电压调整 元件MPass的沟道宽长比，(W/L)鹏为M0SFET MP1的沟道宽长比。为了实现对电流限制阈值进行温度补偿，即实现随温度变化较小 的电流限制阈值，电流源II需采用随温度变化较小的电流。上述最大允许输出电流LUrait中的项.(『")緣咖仅与M0SFETA/尸lMN1、 MN3、 MPass和MP1的沟道宽长比有关，不受工艺、电源电压和温 度的影响。上述最大允许输出电流Luw中的另一项II可能会随工艺的 变化而有较大变化。如果对电流限制阈值准确性要求很高，可以通过引 出适当的端子以在生产完成后进行修调来提高准确性；当然，这样会增 加生产成本。对于大多数应用来说，+/_30%的电流限制阈值变化是可以 接受的，并且一般正确设计的芯片内部的参考电流源都可以达到该精度。 因此，通过采取相应的手段，可以使本发明的电流限制电路受工艺的影 响较小，使不同电流限制电路之间的一致性较好。此外，为了实现更准 确的电流限制，在对电流限制阈值准确性要求很高的应用时，可用从芯 片外部接入一个准确的参考电流源。在采用图7所示的电流限制电路的电压调节器或DC-DC转换器等电 路中的被采样器件(输出电压调整元件MPass)的电流为零时，流过 M0SFET MP1的电流也应为零，流过M0SFET MN1和MN3的电流也为零， M0SFET MP4处于截止状态，其中没有电流通过。因此，电流限制电路为 零电流消耗。但是由于电压调节器或DC-DC转换器等电路中通常存在输 出电压反馈电阻网络，所以即使这些电路的负栽电流为零，流过它们的 被采样器件(即电压调节器或DC-DC转换器等的输出电压调整元件)的电 流通常仍不会为零。不过，此时流过被采样器件的电流会非常小，此电 流应等于输出电压反馈电阻网络的电流消耗。在这里以输出电压反馈电 阻网络的电流消耗为1 p A为例，来说明本发明的电流限制电路的静态电 流消耗。如果在图7所示的电流限制电路中M0SFETMP1的沟道宽长比与 被采样器长比之比为1/10，则该电流限制电路中MOSFET MP1所在的支路消耗lnA 电流，MOSFET MN3所在的支路消耗0. lnA电流，因而总静态电流消耗为 l.lnA;纳安级的电流在一般应用中可忽略。在具体设计中还可以通过减 小MOSFET MP1的沟道宽长比与被采样器件的沟道宽长比之比和MOSFET MN3与MN1的沟道宽长比之比进一步减小此静态电流消耗。如果图7所 示的电流限制电路中MOSFETMP1的沟道宽长比与被采样器件MPass的沟 道宽长比之比为1/10000， MOSFET MN3与MNl的沟道宽长比之比为1/10， 则总共消耗0. llnA电流。图7所示的电流限制电路的其他方面和其他部件例如MOSFET MPl、 MN1、 MN3、 MP4的设计上的考虑与图2所示的电流限制电路相同，这里 不再赘述。可以通过增加两个P沟道MOSFET MP2、MP3和一个N沟道MOSFET MN2， 对图7所示的电流限制电路进行与图2所示的电流限制电路类似的改进。 MOSFET MP2串联连接在MOSFET MPl和MN1之间，其源极连接到MOSFET MPl 的漏极，其漏极连接到MOSFET MNl的漏极，其栅极连接到MOSFET MP3 的栅极。MOSFET MP3的栅极和漏极连接在一起，MOSFET MP3的源极连接 到采用图3的电流限制电路的电压调节器或DC-DC转换器等电路的输出 电压调整元件Mpass (图7中未示出，参见图4中虚线框以外的部分) 的漏极。MOSFET MN2的栅极和源极分别连接到MOSFET MNl的栅极和源 极，MOSFET MN2的漏极连接到MOSFET MP3的漏极。MOSFET MN2与MOSFET MN1连接成电流源电路，用于为MOSFET MP3提供偏置电流。MOSFET MP2 和MP3用来限制MOSFET MPl的漏极电压与输出电压调整元件的漏极电压 相等，以4吏流过MOSFET MPl的电流与流过输出电压调整元件的电流之间 的比例关系更精确。同样地， 一般设计(W/L) MP2/ (W/L) MP3= (W/L)隨/ (W/L) MN2，其中(W/L) MP2 为MOSFET MP2的沟道宽长比，(W/L)^为MOSFET MP3的沟道宽长比， (W/L)肌为MOSFET MNl的沟道宽长比，(W/L)顧2为MOSFET MN2的沟道宽 长比。本发明不需要现有技术的电流限制电路中复杂的电流环路放大器， 节省了芯片面积，可以提供芯片面积较小的电流限制电路及包含该电流 限制电路的电压调节器或DC-DC转换器等。本发明的电流限制电路未使用基本偏置电流，不影响包括本发明的 电流限制电路的电路中其他部分的基本偏置电流电路的设计。与此相反， 例如对于图1所示的现有技术的电流限制电路，为了实现较好的温度补 偿，通常需要把包括该电流限制电路的整个电路的基本偏置电流设计为接近零温度系数的；但其他也使用基本偏置电流的基准电压源电路或误 差放大器电路可能需要正温度系数的偏置电流，因此就会产生问题。而 如果为该现有技术的电流限制电路设计单独的基本偏置电流，则会导致 成本等方面的问题。在阅读本说明书的基础上，本领域的技术人员应该理解，图2、 5和7所示的电流限制电路中的有些对应部分可以互换使用，例如图2和7 中的电流镜像电路与图5中的电流镜像电路，图2中的电压比较电路与 图5中的电压比较电路等；另外，本发明的电流限制电路中可使用的晶 体管的类型不限于附图示出的类型和类型组合。尽管描述了本发明的上述实施方案，但通过阅读和掌握本发明的 原则和教导，本领域的技术人员可对这里公开的实施方案进行各种改 型，而不脱离本发明的实质和范围。因而，本发明的范围由附在这里 的权利要求限定。
权利要求
1.用于电压调节器或DC-DC转换器的电流限制电路，该电压调节器或DC-DC转换器包括一个输出电压调整晶体管(MPass，PNP2)，所述输出电压调整晶体管包括一个控制端(MPG)，所述电流限制电路包括与所述输出电压调整晶体管相同的电流采样晶体管(MP1，PNP1)，连接到所述输出电压调整晶体管，使得流过所述电流采样晶体管的电流与流过所述输出电压调整晶体管的电流之比等于所述电流采样晶体管的几何尺寸与所述输出电压调整晶体管的几何尺寸之比；电流镜像电路，连接到所述电流采样晶体管，用于以流过所述电流采样晶体管的电流为参考电流产生一个与流过所述电流采样晶体管的电流成比例的镜像电流；电流-电压转换电路(R1)，连接到所述电流镜像电路，以产生一个与所述镜像电流成比例的电压；电压比较电路(MP4，PNP4)，连接到所述电流-电压转换电路和所述输出电压调整晶体管的控制端，用于将所述电流-电压转换电路产生的电压与一个阈值电压作比较，并在所述电流-电压转换电路产生的电压大于所述阈值电压时将所述控制端的电压限制在一个预定电压。
2. 根据权利要求1的电流限制电路，其特征在于，所述输出电 压调整晶体管和所述电流采样晶体管为M0SFET，所述电流采样晶体 管的栅极和源极分别连接到所述输出电压调整晶体管的栅极和源极， 所述控制端为所述输出电压调整晶体管的栅极，所述几何尺寸为沟道 宽长比。
3. 根据权利要求1的电流限制电路，其特征在于，所述输出电 压调整晶体管和所述电流采样晶体管为双极型晶体管，所述电流采样 晶体管的基极和发射极分别连接到所述输出电压调整晶体管的基极 和发射极，所述控制端为所述输出电压调整晶体管的基极，所述几何 尺寸为发射极面积。
4. 根据权利要求1的电流限制电路，其特征在于，所述电流镜 像电路包括两个相同的第一晶体管(MN1, NPN1 )和第二晶体管(MN3， NPN3),其中第一晶体管与所述电流采样晶体管串联，第二晶体管连接到所述电流-电压转换电路，并且第一晶体管和第二晶体管相连， 使得所述镜像电流与流过所述电流采样晶体管的电流之比等于第二 晶体管的几何尺寸与第一晶体管的几何尺寸之比，其中所述第一和第二晶体管为栅极和源极分别相连的相同类型的M0SFET,所述几何尺 寸为沟道宽长比。
5. 根据权利要求1的电流限制电路，其特征在于，所述电流镜 像电路包括两个相同的第一晶体管(MN1, NPN1 )和第二晶体管(MN3， NPN3)，其中第一晶体管与所述电流采样晶体管串联，第二晶体管连 接到所述电流-电压转换电路，并且第一晶体管和第二晶体管相连， 使得所述镜像电流与流过所述电流采样晶体管的电流之比等于第二 晶体管的几何尺寸与第一晶体管的几何尺寸之比，其中所述第一和第 二晶体管为基极和发射极分别相连的相同类型的双极型晶体管，所述 几何尺寸为发射极面积。
6. 根据权利要求1的电流限制电路，其特征在于，所述电压比 较电路是一个与所述输出电压调整晶体管相同的晶体管。
7. 根据权利要求6的电流限制电路，其特征在于，所述输出电 压调整晶体管为P沟道M0SFET，所述阈值电压是所述电压比较电路 的开启电压的绝对值，当所述电流-电压转换电路产生的电压达到所 述阈值电压时，所述电压比较电路将所述控制端的电压限制在所述预 定电压，或者所述输出电压调整晶体管为PNP晶体管，所述阈值电压 是所述电压比较电路的导通电压的绝对值，当所述电流-电压转换电 路产生的电压达到所述阈值电压时，所述电压比较电路将所述控制端 的电压限制在所述预定电压。
8. 根据权利要求1-7中任一项的电流限制电路，其特征在于， 所述电流-电压转换电路是电阻，所述镜像电流流过所述电阻在所述 电阻两端产生所述与所述镜像电流成比例的电压。
9. 根据权利要求8的电流限制电路，其特征在于，所述电阻由 两个或更多个温度系数不同的电阻组成。
10. 根据权利要求1的电流限制电路，其特征在于，所述电流采 样晶体管的几何尺寸与所述输出电压调整晶体管的几何尺寸之比小 于1/1000。
11. 根据权利要求1的电流限制电路，其特征在于，所述输出电压调整晶体管和所述电流采样晶体管为P沟道M0SFET，所述电流采 样晶体管的栅极和源极分别连接到所述输出电压调整晶体管的栅极 和源极，所述控制端为所述输出电压调整晶体管的栅极，所述几何尺 寸为沟道宽长比，所述电流镜像电路包括第一 N沟道M0SFET (MN1) 和第二 N沟道M0SFET (MN3 )，第一 N沟道M0SFET串联连接到所述 电流采样晶体管，其漏极连接到所述电流采样晶体管的漏极，第二N 沟道M0SFET的漏极连接到所述电流-电压转换电路，第一和第二 N 沟道M0SFET的栅极和源极分别相连。
12. 根据权利要求11的电流限制电路，其特征在于，所述电流 -电压转换电路是一个电阻(Rl),所述电压比较电路是一个P沟道 M0SFET(MP4)，所述电阻连接在所述电压比较电路的栅极和源极之 间，所述第二 N沟道M0SFET (MN3)的漏极连接到所述电压比较电路 的栅极，所述电压比较电路的漏极连接到所述控制端，所述阈值电压 是所述电压比较电路的开启电压的绝对值，所述预定电压是所述电压 比较电路的源极电压与其源极-漏极导通压降之差。
13. 根据权利要求12的电流限制电路，其特征在于，所述电压 比较电路的源极连接到所述输出电压调整晶体管的源极。
14. 根据权利要求11的电流限制电路，其特征在于，所述电流 限制电路还包括源极分别连接到所述电流采样晶体管的漏极和所述 输出电压调整晶体管的漏极的第三P沟道M0SFET (MP2 )和第四P沟 道M0SFET(MP3)，用于使所述电流采样晶体管的漏极电压和所述输 出电压调整晶体管的漏极电压相等，所述第四P沟道MOSFET的栅极 和漏极连接到所述第三P沟道MOSFET的栅极，其中所述电流限制电 路还包括第五N沟道MOSFET (MN2 )，用于为所述第四P沟道MOSFET 提供偏置电流，所述第三P沟道M0SFET的漏极连接到所述第一 N沟 道M0SFET(MN1)的漏极，所述第五N沟道M0SFET的栅极和源极分 别连接到所述第一 N沟道M0SFET的栅极和源极，所述第五N沟道 M0SFET的漏极连接到所述第四P沟道M0SFET (MP3)的漏极。
15. 根据权利要求14的电流限制电路，其特征在于，所述第四 P沟道M0SFET (MP3)的沟道宽长比与所述第三P沟道M0SFET ( MP2 ) 的沟道宽长比之比等于所述第五N沟道MOSFET (MN2)的沟道宽长比 与所述第一 N沟道MOSFET (MN1 )的沟道宽长比之比。
16. 根据权利要求l-5、 10-11、 14和15中任一项的电流限制 电路，其特征在于，分别用一个电流源(II )和一个电流比较电路(MP4) ^C替所述电流-电压转换电路和所述电压比较电路，所述电流比较电 路连接到所述电流镜像电路、所述电流源以及所述输出电压调整晶体 管的控制端，用于将所述镜像电流和所述电流源的电流作比较，并在 所述镜像电流大于所述电流源的电流时将所述控制端的电压限制在 一个预定电压。
17. 根据权利要求16的电流限制电路，当引用权利要求ll时， 其特征在于，所述电流比较电路是一个P沟道MOSFET (MP4),所述 电流源的正极端和负极端分别连接到所述电流比较电路的源极和栅 极，所述第二 N沟道M0SFET (MN3)的漏极连接到所述电流比较电路 的栅极，所述电流比较电路的漏极连接到所述控制端，所述预定电压 是所述电流比较电路的源极电压与其源极-漏极导通压降之差。
18. 根据权利要求17的电流限制电路，其特征在于，所述电流 比较电路的源极连接到所述输出电压调整晶体管的源极。
19. 一种电压调节器，包括权利要求1 - 18中任一项的电流限制 电路。
20. —种DC-DC转换器，包括权利要求1-18中任一项的电流限 制电路。
全文摘要
用于输出电压调整元件为晶体管的电压调节器的电流限制电路，包括与输出电压调整晶体管相同并连接到它的电流采样晶体管，使得流过电流采样晶体管的电流与流过输出电压调整晶体管的电流之比等于电流采样晶体管与输出电压调整晶体管的几何尺寸之比；电流镜像电路，连接到电流采样晶体管，用于以流过电流采样晶体管的电流为参考电流产生一个与参考电流成比例的镜像电流；电流-电压转换电路，连接到电流镜像电路，以产生一个与镜像电流成比例的电压；电压比较电路，连接到电流-电压转换电路和输出电压调整晶体管的控制端，用于将电流-电压转换电路产生的电压与一个阈值电压作比较，并在前者大于后者时将控制端的电压限制在一个预定电压。
文档编号G05F1/569GK101256421SQ20071030434
公开日2008年9月3日 申请日期2007年12月27日 优先权日2007年12月27日
发明者航 尹, 钊 王, 田文博 申请人:北京中星微电子有限公司