专利名称：一种参考电压电路的制作方法
技术领域：
本实用新型涉及半导体电路技术领域，特别涉及一种参考电压电路。
背景技术：
目前，参考电压电路被广泛应用在集成电路产品中，用来为集成电路产品 提供参考电压。集成电路产品的稳定性直接取决于所述参考电压电路的稳定 性，例如当参考电压电路受到温度、环境等影响提供的参考电压值发生变化， 必然会使得集成电路产品的性能发生变化。
参见图1,该图为现有技术中一种参考电压电路原理图。图2是图l对应 的参考电压电路的元器件的剖面示意图。
参考图1和图2所示，耗尽型PMOS晶体管Pl的栅极和源极耦接，增强 型PMOS晶体管P2的栅极和漏极耦接，耗尽型PMOS晶体管Pl漏极和增强 型PMOS晶体管P2的源极耦接参考电压器件的输出端。
其中，晶体管Pl为耗尽型PMOS晶体管，并且为掩埋沟道工艺，采用N 型多晶硅作为栅极。
晶体管P2为增强型PMOS晶体管，并且为表面沟道工艺，采用N型多晶 硅作为栅极。
因为在耗尽型PMOS晶体管Pl和增强型PMOS晶体管P2的沟道杂质分 布不同，因此两个晶体管的阈值电压和跨导随温度的变化相差很大。
因此上述现有的参考电压电路随温度的变化阈值电压和跨导容易发生变 化，所以稳定性较差。
实用新型内容
本实用新型要解决的技术问题是提供一种参考电压电路，能够提高输出电 压的稳定性。
本实用新型提供一种参考电压电路，包括第一增强型NMOS晶体管和第 二增强型NMOS晶体管，所述第一增强型NMOS晶体管和第二增强型NMOS 晶体管同为表面导电沟道型晶体管，且所述第一增强型NMOS晶体管和第二 增强型NMOS晶体管的导电沟道完全相同，其中第一增强型NMOS晶体管的栅极为P型掺杂，第二增强型NMOS晶体管的栅极为N型掺杂。
优选地，所述第一增强型NMOS晶体管和第二增强型NMOS晶体管位于 同一种类型的P阱中，且P阱的离子浓度分布相同。
优选地，所述第一增强型NMOS晶体管的漏极和栅极耦接，衬底和源极 耦接，同时源极接地，漏极通过第一电流源接电源；
所述第二增强型NMOS晶体管的漏极和栅极耦接，衬底和源极耦接，同 时源极通过第二电流源接地；
所述第一增强型NMOS晶体管的栅极和第二增强型NMOS晶体管的才册极 耦接；所述第二增强型NMOS晶体管的源极作为参考电压输出端。
优选地，所述第一增强型NMOS晶体管的漏极和栅极耦接，衬底和源极 耦接，同时源极接地，漏极通过第三电流源接电源；
所述第二增强型NMOS晶体管的漏极和栅极耦接，衬底接地，同时源极 通过第四电流源接地；
所述第一增强型NMOS晶体管的栅极和第二增强型NMOS晶体管的栅极 耦接；所述第二增强型NMOS晶体管的源极作为参考电压输出端。
优选地，还包括第一 PMOS晶体管和第二 PMOS晶体管；
所述第一PMOS晶体管的栅极和漏极耦接，衬底和源极耦接；
所述第二PMOS晶体管的衬底和源极耦接；
所述第一 PMOS晶体管的栅极和第二 PMOS晶体管的栅极耦接，所述第 一 PMOS晶体管的源极和第二 PMOS晶体管的源极均接电源；
所述第一PMOS晶体管的漏极与所述第一增强型NMOS晶体管的漏极耦
接；
所述第一增强型NMOS晶体管的衬底与源极耦接，源极接地； 所述第二增强型NMOS晶体管的漏极与所述第二PMOS晶体管的漏极耦
接；
所述第二增强型NMOS晶体管的栅极与漏极耦接，衬底与源极耦接，源 极通过第一电阻接地；同时，源极作为参考电压的输出端；
所述第一增强型NMOS晶体管的栅极和所述第二增强型NMOS晶体管的 栅极耦接。优选地，还包括第一PMOS晶体管和第二PMOS晶体管； 所述第一PMOS晶体管的栅极和漏极耦接，衬底和源极耦接； 所述第二PMOS晶体管的衬底和源极耦接；
所述第一PMOS晶体管的栅极和第二PMOS晶体管的栅极耦接，所述第 一PMOS晶体管的源极和第二PMOS晶体管的源极均接电源；
所述第一PMOS晶体管的漏极与所述第一增强型NMOS晶体管的漏极耦
接；
所述第一增强型NMOS晶体管的衬底与源极耦接，源极接地； 所述第二增强型NMOS晶体管的漏极与所述第二PMOS晶体管的漏极耦
接；
所述第二增强型NMOS晶体管的栅极与漏极耦接，衬底与源极耦接，源 极通过第五电流源接地；同时，源极作为参考电压的输出端；
所述第一增强型NMOS晶体管的4册极和所述第二增强型NMOS晶体管的 栅极耦接。
优选地，所述第一增强型NMOS晶体管的漏极通过第六电流源接电源， 源极接地，漏极和栅极耦接；同时，栅极通过第三电阻与所述第二增强型NMOS 晶体管的栅极耦接；源极通过第四电阻与所述第二增强型NMOS晶体管的栅 极耦接^
所述第二增强型NMOS晶体管的漏极接电源，衬底与源极耦接，源极通 过第七电流源接地，同时，源极作为参考电压的输出端。
优选地，所述第一增强型NMOS晶体管的漏极通过第八电流源接电源， 栅极和漏极耦接，衬底和源极耦接，栅极和所述第二增强型NMOS晶体管的 栅极耦接，源极与第一NPN三极管的集电极耦接；
所述第一NPN三极管的基极和集电极耦接，发射极接地；
所述第二增强型NMOS晶体管的栅极和漏极耦接，衬底和源极耦接，源 极与第二 NPN三极管的集电极耦接；
所述第二 NPN三极管的基极和集电极耦接，发射极通过第九电流源接地， 同时，发射极作为参考电压的输出端。
优选地，所述第一增强型NMOS晶体管的漏极通过第十电流源接电源，衬底和源极耦接，栅极和漏极耦接，栅极和所述第二增强型NMOS晶体管的 栅极耦接，源极与第三NPN三极管的集电极耦接；
所述第三NPN三极管的基极和集电极耦接，发射极接地；
所述第二增强型NMOS晶体管的栅极和漏极耦接，衬底和源极耦接，源 极与第四NPN三极管集电极耦接；
所述第四NPN三极管的集电极通过第五电阻与基极耦接，发射极通过第 六电阻与基极耦接，发射极通过第十一电流源接地，同时，发射极作为参考电 压的输出端。
与现有技术相比，本实用新型具有以下优点
本实用新型提供的参考电压电路，通过控制两个NMOS晶体管的栅掺杂 不同，其中，第一增强型NMOS晶体管的栅极为P型掺杂，第二增强型NMOS 晶体管的栅极为N型掺杂。并且采用相同的阈值调节注入技术，可以使两个 NMOS晶体管的导电沟道分布完全相同，这样可以使两个NMOS晶体管的阈 值电压和跨导随温度变化的程度相同，从而由这两个NMOS晶体管构成的参 考电压电路输出的电压随工艺变化很小，稳定性好。
通过附图中所示的本实用新型的优选实施例的更具体说明，本实用新型的 上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示 相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本实用 新型的主旨。
图l是现有技术中一种参考电压电路原理图2是图l对应的参考电压电路的元器件的剖面示意图3是本实用新型参考电压电路的元器件的剖面示意图4是本实用新型第一实施例电路图5是本实用新型第二实施例电路图6是本实用新型第三实施例电路图7是本实用新型第四实施例电路图8是本实用新型第五实施例电路图9是本实用新型第六实施例电路图；图IO是本实用新型第七实施例电路图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附 图对本实用新型的具体实施方式
^f故详细的说明。
本实用新型提供的参考电压电路，包括第一增强型NMOS晶体管和第二 增强型NMOS晶体管，所述第一增强型NMOS晶体管和第二增强型NMOS 晶体管同为表面导电沟道型晶体管，且所述第一增强型NMOS晶体管和第二 增强型NMOS晶体管的导电沟道完全相同，其中第一增强型NMOS晶体管的 栅极为P型掺杂，第二增强型NMOS晶体管的栅极为N型掺杂。
两个NMOS晶体管的栅掺杂不同，其中，第一增强型NMOS晶体管的栅 极为P型掺杂，第二增强型NMOS晶体管的栅极为N型掺杂。并且采用相同 的阈值调节注入技术，可以使两个NMOS晶体管的导电沟道分布完全相同， 这样可以使两个NMOS晶体管的阈值电压和跨导随温度变化的程度相同，从 而由这两个NMOS晶体管构成的参考电压电路输出的电压随工艺变化很小， 稳定性好。
下面介绍实施例中两个NMOS晶体管的制造过程
S101:采用P型衬底的N阱结构，使用LOCOS隔离。再形成N阱，生 长栅氧化层后，注入P型杂质用于阈值调节，将普通增强型NMOS晶体管的 阈值电压调节在0.7V附近。
S102:用CVD法淀积多晶硅，厚度约在4000A左右。然后注入低剂量P 型杂质，将多晶硅变成P型，方阻值在2000ohm附近，称之为P-多晶硅。
S103:采用光刻胶阻挡，有选择性的做多晶掺杂，杂质为N型，多晶掺 杂完后，没有用光刻胶阻挡的多晶硅变成了 N型，方阻值在20ohm附近，称 之为N+多晶石圭。
S104:多晶硅刻蚀，通过光刻胶选择，刻出需要形成栅极的多晶硅。 S105: N型源漏区注入，采用与多晶硅自对准和光刻胶阻挡的方式，注入
大剂量N型杂质，形成NMOS的源漏区。P-多晶硅处有光刻胶挡住，N型杂
质不会注入到该处多晶硅中。
S106: P型源漏注入。在此处，该步骤的作用是在P-多晶硅上打入大剂量的P型杂质，使其变成P+多晶硅，方阻在200ohm。这样做的目的是减少栅极 电阻。
这样就形成了两种NMOS晶体管， 一种是用N+多晶硅做栅极的普通增强 型NMOS晶体管，即第二增强型NMOS晶体管，其阈值电压在0.7V附近。 另一种是用P+多晶硅做栅极的高阈值电压的NMOS晶体管，即第一增强型 NMOS晶体管，其阈值电压在1.9V附近。以下所有实施例中的NMOS晶体管 均是上述工艺制造的第一增强型NMOS晶体管和第二增强型NMOS晶体管。
本实用新型还具体给出几种由上述两个NMOS晶体管组成的参考电压电 路，
以下结合附图详细说明。 第一实施例
参见图4，该图为本实用新型第一实施例电路图。
所述第一增强型NMOS晶体管Nl的漏极和栅极耦接，衬底和源极耦接， 同时源极接地，漏极通过第一电流源II接电源VCC。
所述第二增强型NMOS晶体管N2的漏极和栅极耦接，衬底和源极耦接， 同时源极通过第二电流源12接地。
所述第一增强型NMOS晶体管Nl的栅极和第二增强型NMOS晶体管N2 的栅极耦接；所述第二增强型NMOS晶体管N2的源极作为参考电压Vref输 出端。
其中Nl的栅掺杂为P型，N2的栅掺杂为N型。 其工作原理如下
<formula>formula see original document page 10</formula>
其中，I!和12分别为流过N,和N2的电流，X^/^C^^c^C^, // 为迁移 率，c。x为单位面积的^t氧化层电容，(！),为N1的宽长比，Vth为阈值电压。
忽略沟道长度调制效应。如果设定，/^/2，(+)一()2,^-A,则
Nl和N2除了栅掺杂类型不同，其他的掺杂浓度完全相同，而N1为高浓 度的P+掺杂，其功函数近似等于Ev, N2则为高浓度的N+掺杂，其功函数近 似等于Ec， 二者相差近似等于硅的禁带宽度，即，
所以Vref值就等于近似等于硅的禁带宽度，随工艺变化几乎没有变化。
因此上述两个NMOS晶体管产生恒定的输出电压为硅的禁带宽度，约1.2V左右。
第二实施例
第二实施例与第一实施例的区别是第二NMOS晶体管的栅极接地。 参见图5,该图为本实用新型第二实施例电路图。
所述第一增强型NMOS晶体管的漏极和栅极耦接，衬底和源极耦接，同 时源极接地，漏极通过第三电流源B接电源。
所述第二增强型NMOS晶体管的漏极和栅极耦接，衬底接地，同时源极 通过第四电流源接地。
所述第一增强型NMOS晶体管的栅极和第二增强型NMOS晶体管的栅极 耦接；所述第二增强型NMOS晶体管的源极作为参考电压Vref输出端。
第三实施例
参见图6，该图为本实用新型第三实施例电路图。 本实施例提供的参考电压电路还可以作为偏置电路使用。 本实施例提供的参考电压电路除了第一增强型NMOS晶体管和第二增强 型NMOS晶体管以外，还包括第一PMOS晶体管和第二PMOS晶体管；所述第一PMOS晶体管的栅极和漏极耦接，衬底和源极耦接； 所述第二PMOS晶体管的衬底和源极耦接；
所述第一 PMOS晶体管的栅极和第二 PMOS晶体管的栅极耦接，所述第 一PMOS晶体管的源极和第二PMOS晶体管的源极均接电源VCC。
所述第一PMOS晶体管的漏极与所述第一增强型NMOS晶体管的漏极耦
接；
所述第一增强型NMOS晶体管的衬底与源极耦接，源极接地； 所述第二增强型NMOS晶体管的漏极与所述第二PMOS晶体管的漏极耦
接；
所述第二增强型NMOS晶体管的栅极与漏极耦接，衬底与源极耦接，源 才及通过第一电阻R1接地；同时，源才及作为参考电压Vref的输出端；
所述第一增强型NMOS晶体管的4册极和所述第二增强型NMOS晶体管的 栅极耦接。
需要说明的是，本实施例提供的参考电压电路输出的参考电压与Rl的取 值无关，与第一 PMOS晶体管和第二 PMOS晶体管的参数也无关，但是第一 PMOS晶体管和第二PMOS晶体管的尺寸要相同。
第四实施例
参见图7，该图为本实用新型第四实施例电路图。
第四实施例与第三实施例的区别是，第四实施例中用第五电流源15代替 第三实施例中的第一电阻Rl。
还包括第一PMOS晶体管和第二PMOS晶体管； 所述第一PMOS晶体管的栅极和漏极耦接，衬底和源极耦接； 所述第二PMOS晶体管的衬底和源极耦接；
所述第一 PMOS晶体管的栅极和第二 PMOS晶体管的栅极耦接，所述第 一PMOS晶体管的源极和第二PMOS晶体管的源极均接电源VCC;
所述第一PMOS晶体管的漏极与所述第一增强型NMOS晶体管的漏极耦
接；
所述第一增强型NMOS晶体管的村底与源极耦接，源极接地；所述第二增强型NMOS晶体管的漏极与所述第二PMOS晶体管的漏极耦
接；
所述第二增强型NMOS晶体管的栅极与漏极耦接，村底与源极耦接，源 极通过第五电流源接地；同时，源极作为参考电压Vref的输出端；
所述第一增强型NMOS晶体管的4册极和所述第二增强型NMOS晶体管的 栅极耦接。
需要说明的是，本实施例提供的参考电压电路输出的参考电压与15的取 值无关，与第一PMOS晶体管和第二PMOS晶体管的参数也无关，但是第一 PMOS晶体管和第二PMOS晶体管的尺寸要相同。
第五实施例
参见图8,该图为本实用新型第五实施例电路图。
所述第一增强型NMOS晶体管的漏极通过第六电流源16接电源，源极接 地，漏极和栅极耦接；同时，栅极通过第三电阻R3与所述第二增强型NMOS 晶体管的栅极耦接；源极通过第四电阻R4与所述第二增强型NMOS晶体管的 栅极耦接；
所述第二增强型NMOS晶体管的漏极接电源，衬底与源极耦接，源极通 过第七电流源I7接地，同时，源极作为参考电压Vref的输出端。 参考电压的计算公式如下
2/
『
通过上述/>式可以看出，通过调整第三电阻R3和第四电阻R4即可得到 零温度系数的参考电压Vref。利用第一增强型NMOS晶体管和第二增强型NMOS晶体管结合三极管 Vbe的特性可以构成另一种零温度系数的参考电压电路。参见下面的第六实施 例和第七实施例。
第六实施例
参见图9，该图为本实用新型第六实施例电路图。
所述第一增强型NMOS晶体管的漏极通过第八电流源18接电源VCC，栅 极和漏极耦接，衬底和源极耦接，栅极和所述第二增强型NMOS晶体管的栅 极耦接，源极与第一NPN三极管的集电极耦接；
所述第一NPN三极管的基极和集电极耦接，发射极接地；
所述第二增强型NMOS晶体管的栅极和漏极耦接，衬底和源极耦接，源 极与第二 NPN三极管的集电极耦接；
所述第二NPN三极管的基极和集电极耦接，发射极通过第九电流源19接 地，同时，发射极作为参考电压Vref的输出端。
UJ + d 。
A^为负温度系数，而A^为正温度系数，调整两个NMOS晶体管的尺寸 比例，可以得到零温度系数的Vref输出。
第七实施例
参见图10,该图为本实用新型第七实施例电路图。
所述第一增强型NMOS晶体管的漏极通过第十电流源IIO接电源VCC， 衬底和源极耦接，栅极和漏极耦接，栅极和所述第二增强型NMOS晶体管的 栅极耦接，源极与第三NPN三极管的集电极耦接；
所述第三NPN三极管的基极和集电极耦接，发射极接地；
所述第二增强型NMOS晶体管的栅极和漏极耦接，衬底和源极耦接，源 极与第四NPN三极管集电极耦接；
所述第四NPN三极管的集电极通过第五电阻与基极耦接，发射极通过第 六电阻与基极耦接，发射极通过第十一电流源I11接地，同时，发射极作为参考电压Vref的输出端。
时=+ ^ ) - + ^2 ~^~)
i 5
=— K(/i2 ) + (^Ael — 7fc2 ) 一 ^Ae2
调整R5和R6的值，可以得到零温度系数，而且两个NPN三极管的尺寸 比例可以比较小就能实现。
需要说明的是，第一增强型NMOS晶体管和第二增强型NMOS晶体管的 阈值电压可以根据需要设置，不限于1.9V和0.7V。只要保证两者之差为1.2V 即可。
需要说明的是，以上实施例提供的参考电压电路输出的参考电压均为 1.2V,并且随工艺变化很小。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何 形式上的限制。虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定 本实用新型。任何熟悉本领域的技术人员，在不脱离本实用新型技术方案范围 情况下，都可利用上述揭示的方法和技术内容对本实用新型技术方案做出许多 可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实 用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何 简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围内。
权利要求1、一种参考电压电路，包括第一增强型NMOS晶体管和第二增强型NMOS晶体管，其特征在于，所述第一增强型NMOS晶体管和第二增强型NMOS晶体管同为表面导电沟道型晶体管，且所述第一增强型NMOS晶体管和第二增强型NMOS晶体管的导电沟道完全相同，其中第一增强型NMOS晶体管的栅极为P型掺杂，第二增强型NMOS晶体管的栅极为N型掺杂。
2、 根据权利要求1所述的参考电压电路，其特征在于，所述第一增强型 NMOS晶体管和第二增强型NMOS晶体管位于同一种类型的P阱中，且P阱 的离子浓度分布相同。
3、 根据权利要求2所述的参考电压电路，其特征在于，所述第一增强型 NMOS晶体管的漏极和栅极耦接，衬底和源极耦接，同时源极接地，漏极通 过第一电流源接电源；所述第二增强型NMOS晶体管的漏极和栅极耦接，衬底和源极耦接，同 时源;f及通过第二电流源^接地；所述第一增强型NMOS晶体管的栅极和第二增强型NMOS晶体管的栅极 耦接；所述第二增强型NMOS晶体管的源极作为参考电压输出端。
4、 根据权利要求2所述的参考电压电路，其特征在于，所述第一增强型 NMOS晶体管的漏极和栅极耦接，衬底和源极耦接，同时源极接地，漏极通 过第三电流源接电源；所述第二增强型NMOS晶体管的漏极和栅极耦接，衬底接地，同时源极 通过第四电流源接地；'所述第一增强型NMOS晶体管的栅极和第二增强型NMOS晶体管的栅极 耦接；所述第二增强型NMOS晶体管的源极作为参考电压输出端。
5、 根据权利要求2所述的参考电压电路，其特征在于，还包括第一PMOS 晶体管和第二PMOS晶体管；所述第一PMOS晶体管的栅极和漏极耦接，衬底和源极耦接； 所述第二PMOS晶体管的衬底和源极耦接；所述第一 PMOS晶体管的栅极和第二 PMOS晶体管的栅极耦接，所述第 一PMOS晶体管的源极和第二PMOS晶体管的源极均接电源；所述第一PMOS晶体管的漏极与所述第一增强型NMOS晶体管的漏极耦接；所述第一增强型NMOS晶体管的衬底与源极耦接，源极接地； 所述第二增强型NMOS晶体管的漏极与所述第二PMOS晶体管的漏极耦接；所述第二增强型NMOS晶体管的栅极与漏极耦接，衬底与源极耦接，源 极通过第一电阻接地；同时，源极作为参考电压的输出端；所述第一增强型NMOS晶体管的栅极和所述第二增强型NMOS晶体管的 栅极耦接。
6、 根据权利要求2所述的参考电压电路，其特征在于，还包括第一PMOS 晶体管和第二PMOS晶体管；所述第一PMOS晶体管的4册极和漏极耦接，衬底和源极耦接； 所述第二PMOS晶体管的衬底和源极耦接；所述第一PMOS晶体管的栅极和第二PMOS晶体管的栅极耦接，所述第 一 PMOS晶体管的源极和第二 PMOS晶体管的源极均接电源；所述第一PMOS晶体管的漏极与所述第一增强型NMOS晶体管的漏极耦接；所述第一增强型NMOS晶体管的衬底与源极耦接，源极接地； 所述第二增强型NMOS晶体管的漏极与所述第二PMOS晶体管的漏极耦接；所述第二增强型NMOS晶体管的栅极与漏极耦接，衬底与源极耦接，源 才及通过第五电流源接地；同时，源极作为参考电压的输出端；所述第一增强型NMOS晶体管的栅极和所述第二增强型NMOS晶体管的 栅极耦接。
7、 根据权利要求2所述的参考电压电路，其特征在于，所述第一增强型 NMOS晶体管的漏极通过第六电流源接电源，源极接地，漏极和栅极耦接； 同时，栅极通过第三电阻与所述第二增强型NMOS晶体管的栅极耦接；源极 通过第四电阻与所述第二增强型NMOS晶体管的栅极耦接；所述第二增强型NMOS晶体管的漏极接电源，衬底与源极耦接，源极通 过第七电流源接地，同时，源极作为参考电压的输出端。
8、 根据权利要求2所述的参考电压电路，其特征在于，所述第一增强型NMOS晶体管的漏才及通过第八电流源接电源，栅极和漏极耦接，衬底和源极耦接，栅极和所述第二增强型NMOS晶体管的栅极耦接，源极与第一NPN三极管的集电极耦接；所述第一NPN三极管的基极和集电极耦接，发射极接地； 所述第二增强型NMOS晶体管的栅极和漏极耦接，衬底和源极耦接，源极与第二 NPN三极管的集电极耦接；所述第二 NPN三极管的基极和集电极耦接，发射极通过第九电流源接地，同时，发射极作为参考电压的输出端。
9、 根据权利要求2所述的参考电压电路，其特征在于，所述第一增强型 NMOS晶体管的漏极通过第十电流源接电源，衬底和源极耦接，栅极和漏极 耦接，栅极和所述第二增强型NMOS晶体管的栅极耦接，源极与第三NPN三 极管的集电极耦接；所述第三NPN三极管的基极和集电极耦接，发射极接地； 所述第二增强型NMOS晶体管的栅极和漏极耦接，衬底和源极耦接，源极与第四NPN三极管集电极耦接；所述第四NPN三极管的集电极通过第五电阻与基极耦接，发射极通过第六电阻与基极耦接，发射极通过第十一电流源接地，同时，发射极作为参考电压的输出端。
专利摘要本实用新型提供一种参考电压电路，包括第一增强型NMOS晶体管和第二增强型NMOS晶体管，所述第一增强型NMOS晶体管和第二增强型NMOS晶体管同为表面导电沟道型晶体管，且所述第一增强型NMOS晶体管和第二增强型NMOS晶体管的导电沟道完全相同，其中第一增强型NMOS晶体管的栅极为P型掺杂，第二增强型NMOS晶体管的栅极为N型掺杂。采用相同的阈值调节注入技术，可以使两个NMOS晶体管的导电沟道分布完全相同，这样可以使两个NMOS晶体管的阈值电压和跨导随温度变化的程度相同，从而由这两个NMOS晶体管构成的参考电压电路输出的电压随工艺变化很小，稳定性好。
文档编号G05F3/24GK201435022SQ20092015384
公开日2010年3月31日 申请日期2009年5月5日 优先权日2009年5月5日
发明者张美玲, 坤 程, 胡林辉, 云 陆 申请人:Bcd半导体制造有限公司