专利名称：提高低压降稳压电路稳定性的方法及实现该方法的低压降稳压器的制作方法
技术领域：
本发明属稳压电路领域，涉及一种提高稳压电路稳定性的方法及实现该方法的稳压器，尤其涉及一种提高低压降稳压电路稳定性的方法及实现该方法的低压降稳压器。
背景技术：
在低压降稳压器电路设计中，环路稳定性的是一个重要的部分。
图1为现有低压降稳压器电路的结构示意图。参见图1，低压降稳压器电路10主要由误差放大器电路100， PMOS驱动管110和电阻反馈网络120构成。误差放大器电路100的正向输入端接输入参考电压Vref，误差放大器电路100的输出端接PMOS驱动管110的栅极G，，输入参考电压Vref 由带隙电压基准电路产生。PMOS驱动管110漏极D的输出通过电阻反馈网络120的第一电阻Rl和第二电阻R2分压后反馈到误差放大器电路100的反向输入端。在输出点Vout接有用以稳定低压降稳压器输出电压的输出电容Co。Resr为输出电容Co的等效串联电阻， Iload为电路的负载电流。图2是图1所示的低压降稳压器电路的小信号模型图。其中Roa为误差放大器电路100的输出阻抗，Cgs为PMOS驱动管的栅源极电容，Cgd为PMOS驱动管的栅漏极电容。 gmVgs为PMOS驱动管的栅源电压Vgs控制的电流源，r0为PMOS驱动管的输出阻抗。对图 2所示低压降稳压器电路的小信号模型进行零极点分析可知，其输出电容Co的值一般远大于误差放大器电路100输出点上的寄生电容，所以通常这一点为输出主极点P1。输出主极点Pl的角频率ωρ1为
权利要求
1.一种提高低压降稳压电路稳定性的方法，该方法包括如下步骤(i)低压降稳压电路的主极点(Pl)的角频率ωρ1为
2.根据权利要求1所述的提高低压降稳压电路稳定性的方法，其特征在于所述通过角频率为ωζ。的附加零点(Zc)来补偿角频率为ωρ2的第二主极点(Ρ2)是指使第二主极点(Ρ2)的角频率ωρ2无限趋近于附加零点(Zc)的角频率ωζ。；所述通过低压降稳压电路的输出电容(Co)所产生的角频率为ωζ1的零点(Zl)来补偿角频率为ωρ。的附加极点(Pc) 是指使附加极点(Pc)的角频率ωρ。无限趋近于零点(Zl)的角频率ωζ1。
3.根据权利要求1所述的提高低压降稳压电路稳定性的方法，其特征在于所述通过角频率为ωζ。的附加零点(Zc)来补偿角频率为ωρ2的第二主极点(Ρ2)是指使第二主极点(Ρ2)的角频率ωρ2与附加零点(Zc)的角频率ωζ。相等；所述通过低压降稳压电路的输出电容(Co)所产生的角频率为ωζ1的零点(Zl)来补偿角频率为ωρ。的附加极点(Pc)是指使附加极点(Pc)的角频率ωρ。与零点(Zl)的角频率ωζ1相等。
4.根据权利要求1或2或3所述的提高低压降稳压电路稳定性的方法，其特征在于 所述的引入附加零点(Zc)和附加极点(Pc)是通过引入反馈回路(130)来实现。
5.根据权利要求4所述的提高低压降稳压电路稳定性的方法，其特征在于所述的反馈回路(130)是由相串接的补偿电阻(Re)和补偿电容(Ce)构成的RC反馈电路，该反馈回路(130)接于PMOS驱动管(110)的漏极与栅极之间。
6.根据权利要求5所述的提高低压降稳压电路稳定性的方法，其特征在于所述的使第二主极点(Ρ2)的角频率ωρ2与附加零点(Zc)的角频率ωζ。相等等，具体是满足下式
7.一种实现权利要求1所述提高低压降稳压电路稳定性方法的低压降稳压器，包括误差放大器电路(100)，该误差放大器电路(100)的正向输入端接输入参考电压(Vref)，其反向输入端接电阻反馈网络(120)的输出端，其输出端接PMOS驱动管(110)的栅极(G)； 所述PMOS驱动管(110)的源极⑶接电源电压(VDD)，其漏极⑶接低压降稳压器的输出端(Vout)；所述电阻反馈网络(120)的一端接电源电压(VDD)，另一端接地，该电阻反馈网络(120)的输出端接误差放大器电路(100)的反向输入端；其特征在于所述PMOS驱动管 (110)的漏极⑶与栅极(G)之间接有反馈回路(130)，该反馈回路(130)是包括相串联的补偿电阻(Re)和补偿电容(Ce)的RC反馈回路。
8.根据权利要求7所述的低压降稳压器，其特征在于，所述的补偿电阻(Re)和补偿电容(Ce)满足下列条件(i)第二主极点(P2)的角频率ωρ2无限趋近于附加零点(Zc)的角频率ωζ。.
9.根据权利要求7或8所述的低压降稳压器，其特征在于所述的补偿电阻(Re)和补偿电容(Ce)满足下列条件(i)第二主极点(P2)的角频率ωρ2与附加零点(Zc)的角频率ωζ。相等
10.根据权利要求9所述的低压降稳压器，其特征在于所述的电阻反馈网络(120)包括相串联的第一电阻(Rl)和第二电阻(R2)。
全文摘要
本发明一种提高低压降稳压电路稳定性的方法及实现该方法的低压降稳压器，其实现是在低压降稳压电路中引入附加零极点，以提高低压降稳压器电路的稳定性，具体可以在PMOS驱动管的栅漏极之间接入由补偿电容和补偿电阻串联构成的反馈回路，设计补偿电容和补偿电阻的值，通过补偿电路产生的附加零点来低压降稳压器的第二主极点，同时使得加入的补偿电路带来的附加极点被低压降稳压电路的输出电容所产生的零点所补偿，则电路的相位裕度得到改善，低压降稳压器电路可以实现较好的稳定性，其输出端不会发生振荡。
文档编号G05F1/56GK102176182SQ201010612568
公开日2011年9月7日 申请日期2010年12月29日 优先权日2010年12月29日
发明者李宏志, 陆崇鑫, 马岩, 高彬 申请人:山东华芯半导体有限公司