专利名称：一种动态电流倍增电路及集成该电路的线性稳压器的制作方法
技术领域：
本发明属于电源管理技术领域，具体涉及一种低压差线性稳压器(Low Dropout Regulator, LD0)的设计。
背景技术：
低压差线性稳压器LDO具有成本低、输出噪声小、电路结构简单、占用芯片面积小等优点，已成为电源管理芯片中的一类重要电路。LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压。现有典型的LDO如图I所示，具体包括调整管MP1、误差放大器EA、 电阻反馈网络。其基本工作原理如下电阻反馈网络产生反馈电压，误差放大器将反馈电压和基准电压之间的误差小信号进行放大，再经调整管放大输出，由此形成负反馈，保证了输出电压的稳定，由于误差放大器将基准电压Vref嵌位到误差放大器的Rl和R2的连接点， 所以输出电压 Vqut= (1+R1/R2)Vref0为了有较高的负载能力，一般调整管MPl的面积较大，在调整管MPl的栅极形成一个高达数十PF的电容，同时为了减小LDO的功耗，静态工作电流很小，使得LDO的摆率 SR = Ig/Cpal很小，其中，Cpm为调整管栅极等效电容，Ie为栅极充放电电流，从而MPl管的栅极电压变化比较缓慢，导致MPl管的漏极电流也随之变化缓慢，在输出电流跳变时，输出电压需要较长的恢复稳定时间，并会产生高的电压尖峰；同时静态工作电流很小，也会对 LDO的带宽产生很大的影响，误差放大器中的差分对管跨导为=^/2*/z*COT*(fF/Z)*/， 而系统带宽表达式为GB = gM/Cpar,因而较小的静态工作电流会降低LDO的带宽。一些文献中针对这一问题提出相应技术方案，比如在文献P. Hazucha, T. Karnik, B. A. Bradley, C. Parsons,D. Finan,and S. Borkar,Area-efficient linear regulator with ultra-fast load regulation, IEEE J. Solid-State Circuits, vol. 40,no. 4,933-940 中通过增大误差放大器尾电流源电流的方法来增大LDO的摆率和带宽，虽然提高了摆率和带宽，但是6mA的恒定尾电流会产生非常大的功耗，同时传统的LDO为了增加系统的稳定性，LDO片外需要接一个负载电容，将会增加系统成本。
发明内容
本发明的目的是为了解决现有的低压差线性稳压器存在的上述问题，提出了一种动态电流倍增电路。本发明的技术方案是一种动态电流倍增电路，包括，第一 PMOS管、第二 PMOS管、 第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管，第七PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS 管、第九NMOS管、第十NMOS管、第i^一 NMOS管及第一电阻和第一电容，具体连接关系为第一 PMOS管的栅极与第二 PMOS管的栅极相连连接到第二偏置电压，第一 PMOS管的源极连接外部电源电压，漏极连接第一 NMOS管的漏极、栅极及第一电阻单元的一端，第一 NMOS管的源极连接地电位；第一电阻单元的另一端连接第二 NMOS管的栅极、第一电容的一端、第三NMOS管的栅极,第一电容的另一端作为动态电流倍增电路的输入端；第二 NMOS 管的源极连接地电位，漏极连接第二 PMOS管的漏极、第五NMOS管的栅极、第五PMOS管的栅极，第二 PMOS管的源极连接外部电源电压；第三NMOS管的漏极连接第三PMOS管的栅极和漏极及第四PMOS管的栅极，源极连接地电位，第三PMOS管的源极连接外部电源电压；第四 PMOS管的源极连接外部电源电压，漏极连接第四NMOS管的漏极及第六PMOS管、第八NMOS 管的栅极；第四NMOS管、第七NMOS管、第十NMOS管、第i^一 NMOS管的栅极相连连接第一偏置电压，第四NMOS管的源极连接地电位；第五PMOS管、第五NMOS管的漏极相连连接第六 NMOS管的栅极，第五PMOS管的源极连接外部电源电压，第五NMOS管的源极连接地电位 ’第六NMOS管的漏极、第九NMOS管的漏极、第i^一 NMOS管的漏极、第七PMOS管的漏极与栅极相连作为动态电流倍增电路的输出端，第六NMOS管的源极连接第七NMOS管的漏极，第七NMOS 管的源极连接地电位；第六PMOS管的漏极与第八NMOS管的漏极相连连接到第九NMOS管的栅极，第六PMOS管的源极连接外部电源电压，第八NMOS管的源极连接地电位；第九NMOS管的源极连接第十NMOS管的漏极，第十NMOS管的源极连接地电位；第^^一 NMOS管的源极连接地电位，第七PMOS管的源极连接外部电源电压。本发明还提出了一种集成上述动态电流倍增电路的低压差线性稳压器，还包括 跨导运算放大器、调整管、第二电阻单元、第三电阻单元、第二电容、第三电容，其中，跨导运算放大器的反相输入端作为基准电压输入端，同相输入端连接第二电阻单元的一端、第三电阻单元的一端及第二电容的一端，输出端连接到调整管的栅极，第三电阻单元的另一端连接到地电位；第二电阻单元的另一端、第二电容的另一端、第三电容的一端、动态电流倍增电路输入端及调整管的漏极相连作为所述线性稳压器的输出端，第三电容的另一端连接到跨导运算放大器的米勒补偿点，调整管的源极连接到外部电源电压；动态电流倍增电路的输出端为跨导运算放大器尾电流源提供偏置电压。本发明的有益效果本发明的动态电流倍增电路能够根据外部输出负载的情况， 动态的调整输出偏置电压的大小，因而能够为线性稳压器中的放大器提供动态的偏置电压来提高LDO的性能。集成了本发明的动态电流倍增电路的低压差线性稳压器，与现有的 LDO相比，由于采用动态电流倍增电路作为跨导运算放大器的尾电流源偏置，在输出电压发生跳变时，能够在极短的时间将跳变电压通过电容耦合到动态电流倍增电路中，通过控制偏置电压的大小使跨导运算放大器的差分对的尾电流源电流瞬间增大，使得调整管的栅电压能够得到快速的调整，极大的克服了由于调整管栅极电压变化缓慢所造成的摆率低的问题，从而提高了 LDO电路的摆率，减小了输出电压的过冲和欠冲现象，并且差分对的尾电流源电流的增大，也增大了差分对管的跨导，从而增大了 LDO的带宽，而且尾电流源电流只是瞬间增大，不会消耗过多的功耗；同时本发明的差线性稳压器采用了片上集成技术，不再需要大的片外负载电容，减小了系统成本。
图I为普通LDO电路的拓扑结构图。图2为本发明提出的动态电流倍增电路图。图3为本发明中所提出的带有动态电流倍增电路的LDO拓扑结构图。
图4为本发明提出的LDO中跨导运算放大器电路图。图5为不带有动态电流倍增电路LDO和集成动态电流倍增电路LDO负载电流跳变的仿真波形对比图。
具体实施例方式下面结合附图和具体的实施例对本发明作进一步的阐述。本发明提出的动态电流倍增电路如图2所示，包括，PMOS管MPl、MP2、MP3、MP4、 MP5、MP6、MP7 和 NMOS 管 MNl、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MNlO、MNl I 及电阻单元Rl和电容Cl，其中MPl的栅极与MP2的栅极相连连接到第二偏置电压Vb2，MPl的源极连接外部电源电压Vin，漏极连接丽I的漏极、栅极及Rl的一端，MNl的源极连接地电位Vss ； Rl的另一端连接MN2的栅极、Cl的一端、MN3的栅极Cl的另一端作为动态电流倍增电路的输入端Vl ;丽2管的源极连接地电位Vss，漏极连接MP2的漏极、MP5和丽5的栅极，MP2的源极连接外部电源电压Vin ;丽3的漏极连接MP3的栅极和漏极及MN4的栅极，源极连接地电位Vss，MP3的源极连接外部电源电压Vin ;MP4管的源极连接外部电源电压Vin，漏极连接MN4的漏极及MP6、MN8的栅极；MN4JN7JN10JN11的栅极相连连接第一偏置电压Vbl， MN4的源极连接地电位Vss ;MP5、丽5的漏极相连连接MN6的栅极，MP5的源极连接外部电源电压Vin，丽5的源极连接地电位Vss ；MN6的漏极、MN9的漏极、丽11的漏极、MP7的漏极及栅极相连作为动态电流倍增电路的输出端V2，MN6的源极连接丽7的漏极，丽7的源极连接地电位Vss ；MP6的漏极与MN8的漏极相连连接到MN9的栅极，MP6的源极连接外部电源电压Vin，MN8的源极连接地电位Vss ；MN9的源极连接丽10的漏极，丽10的源极连接地电位Vss ;丽11的源极连接地电位Vss，MP7的源极连接外部电源电压Vin。本发明还提出了集成上述电流倍增电路的低压差线性稳压器，如图3所示，还包括跨导运算放大器0ΤΑ、调整管MO、电阻单元R2、R3、电容C2，其中，跨导运算放大器OTA的反相输入端作为基准电压Vref输入端，同相输入端连接R2的一端、R3的一端及C2的一端， 输出端连接到MO的栅极，R3的另一端连接到地电位Vss ；R2的另一端、C2的另一端、C3的一端、动态电流倍增电流的输入端及MO的漏极相连作为LDO的输出端VTOT，C3的另一端连接到跨导运算放大器的米勒补偿点；动态电流倍增电路的输出端为跨导运算放大器尾电流源端Bias提供偏置电压。这里给出跨导运算放大器OTA的一种实现形式，如图4所示具体包括5 个 PMOS 管 MP8、MP9、MP10、MP11、MP12 和 5 个 NMOS 管 MN12、MN13、MN14、 MN15、MN16，其中，MPlO的栅极作为跨导运算放大器的尾电流源端Bias，源极连接外部电源电压Vin，漏极与MP11、MP12的源极相连；MP11的栅极作为所述跨导运算放大器的反相输入端Vinn，MP11的漏极与丽13的漏极和栅极、丽12的栅极、丽14的栅极相连作为该跨导运算放大器的米勒补偿点，MN13的源极连接地电位Vss ；MP12的栅极作为所述跨导运算放大器的同相输入端Vinp，漏极连接丽14的漏极、丽15的栅极和漏极、丽16的栅极，丽15和丽14 的源极连接地电位Vss ;丽12的漏极连接MP8的漏极和栅极及MP9的栅极，丽12的源极连接地电位Vss，MP8的源极连接外部电源Vin ;丽16的漏极与MP9的漏极相连作为跨导运算放大器的输出端V0UT1，丽16的源极连接地电位Vss，MP9的源极连接外部电源电压Vin。动态电流倍增电路为本发明的重点所在，它的作用是在负载电流发生变化，LDO输出电压跳变时，能够快速的增大跨导运算放大器的差分对尾电流源电流，从而在极短的时间内调整输出电压稳定到确定值，提高LDO摆率，并增大了 LDO的带宽。该模块中MP2、丽2 组成第一电流减法器，MP4、MN4组成第二电流减法器，MP5、MN5组成第一个反相器，MP6、MN8 组成第二个反相器，MN6、丽7组成过冲电流调整模块，MN9、MN10组成欠冲电流调整模块。设计中Vb2偏压在MPl产生的漏极电流和Vbl偏压在MN4中产生的漏极电流相同，为便于分析，假设MP1、MN4的漏极电流为I。在稳定情况下，第一个电流减法器中MP2的镜像电流为21，丽2的镜像电流为I， 则此时MP2管工作在线性区，该电流减法器输出为高电平，经反相器反相变为低电平后加到MN6的栅极，所以晶体管MN6、MN7组成的电流调整模块无电流输出。同理，MN9、MN10组成的电流调整模块也无电流输出，所以在稳定状态下动态电流倍增电路对差分放大器的尾电流源只提供恒定的偏置电压，使LDO的静态电流很小，功耗也较小。在非稳定情况下，当输出负载电流突然变小时，输出电压会有一个很高的向上脉冲，该脉冲电压通过电容Cl耦合到晶体管丽2、丽3的栅极，从而使得丽2、丽3的漏极获得很大的电流，对于MP4、MN4组成的电流减法器，MP4将继续工作在线性区，输出仍为高电平， 而MP2、丽2组成的电流减法器输出变为低电平，经过反相后使MN6管开启，则MP7漏极电流变为Imp7 = Ih^Imnii，从而使差分放大器的尾电流源MPlO的电流也会随之增大，那么差分对管的跨导也会增大，该LDO的带宽GB增大，摆率SR得到增强。同理，当负载电流突然变大时，输出电压会有个很低的欠压，则MP9、MPlO组成的电流调整模块输出电流，同样使差分运放的尾电流源电流增大，使得差分对管的跨导增大，提高了 LDO的带宽，增大了 LDO的摆率。跨导运算放大器OTA在本发明LDO电路中的用途是将反向输入端的电压Vref嵌位到同输入端，并为调整管MO的栅极提供合适的工作电压。则LDO输出电压为
权利要求
1.一种动态电流倍增电路，包括，第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS 管、第五PMOS管、第六PMOS管，第七PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS 管、第十一 NMOS管及第一电阻和第一电容，具体连接关系为第一 PMOS管的栅极与第二 PMOS管的栅极相连连接到第二偏置电压，第一 PMOS管的源极连接外部电源电压，漏极连接第一 NMOS管的漏极、栅极及第一电阻单元的一端，第一 NMOS管的源极连接地电位；第一电阻单元的另一端连接第二 NMOS管的栅极、第一电容的一端、第三NMOS管的栅极，第一电容的另一端作为动态电流倍增电路的输入端；第二 NMOS管的源极连接地电位，漏极连接第二 PMOS管的漏极、第五NMOS管的栅极、第五PMOS管的栅极，第二 PMOS管的源极连接外部电源电压；第三NMOS管的漏极连接第三PMOS管的栅极和漏极及第四PMOS管的栅极，源极连接地电位，第三PMOS管的源极连接外部电源电压；第四 PMOS管的源极连接外部电源电压，漏极连接第四NMOS管的漏极及第六PMOS管、第八NMOS 管的栅极；第四NMOS管、第七NMOS管、第十NMOS管、第i^一 NMOS管的栅极相连连接第一偏置电压，第四NMOS管的源极连接地电位；第五PMOS管、第五NMOS管的漏极相连连接第六 NMOS管的栅极，第五PMOS管的源极连接外部电源电压，第五NMOS管的源极连接地电位；第六NMOS管的漏极、第九NMOS管的漏极、第i^一 NMOS管的漏极、第七PMOS管的漏极与栅极相连作为动态电流倍增电路的输出端，第六NMOS管的源极连接第七NMOS管的漏极，第七NMOS 管的源极连接地电位；第六PMOS管的漏极与第八NMOS管的漏极相连连接到第九NMOS管的栅极，第六PMOS管的源极连接外部电源电压，第八NMOS管的源极连接地电位；第九NMOS管的源极连接第十NMOS管的漏极，第十NMOS管的源极连接地电位；第^^一 NMOS管的源极连接地电位，第七PMOS管的源极连接外部电源电压。
2.一种集成权利要求I所述的动态电流倍增电路的低压差线性稳压器，其特征在于， 还包括跨导运算放大器、调整管、第二电阻单元、第三电阻单元、第二电容、第三电容，其中，跨导运算放大器的反相输入端作为基准电压输入端，同相输入端连接第二电阻单元的一端、第三电阻单元的一端及第二电容的一端，输出端连接到调整管的栅极，第三电阻单元的另一端连接到地电位；第二电阻单元的另一端、第二电容的另一端、第三电容的一端、动态电流倍增电路输入端及调整管的漏极相连作为所述线性稳压器的输出端，第三电容的另一端连接到跨导运算放大器的米勒补偿点，调整管的源极连接到外部电源电压；动态电流倍增电路的输出端为跨导运算放大器尾电流源提供偏置电压。
3.根据权利要求2所述的低压差线性稳压器，其特征在于，所述跨导运算放大器具体包括 5 个 PMOS 管 MP8、MP9、MP10、MP11、MP12 和 5 个 NMOS 管 MN12、MN13、MN14、MN15、MN16，其中，MPlO的栅极作为跨导运算放大器的尾电流源端，源极连接外部电源电压，漏极与MP11、 MP12的源极相连；MP11的栅极作为所述运算放大器的反相输入端，MPll的漏极与丽13的漏极和栅极、丽12的栅极、丽14的栅极相连作为所述跨导运算放大器的米勒补偿点，丽13 的源极连接地电位；MP12的栅极作为所述跨导运算放大器的同相输入端，漏极连接MN14的漏极、丽15的栅极和漏极、MN16的栅极，丽15和丽14的源极连接地电位；丽12的漏极连接 MP8的漏极和栅极及MP9的栅极，丽12的源极连接地电位，MP8的源极连接外部电源；丽16 的漏极与MP9的漏极相连作为所述跨导运算放大器的输出端，MN16的源极连接地电位，MP9 的源极连接外部电源电压。
全文摘要
本发明公开了一种动态电流倍增电路及集成该电路的线性稳压器。本发明的动态电流倍增电路能够根据外部输出负载的情况，动态的调整输出偏置电压的大小。集成了的动态电流倍增电路的低压差线性稳压器，在输出电压发生跳变时，能够在极短的时间将跳变电压通过电容耦合到动态电流倍增电路中，通过控制偏置电压的大小使跨导运算放大器的差分对的尾电流源电流瞬间增大，使得调整管的栅电压能够得到快速的调整，克服了由于调整管栅极电压变化缓慢所造成的摆率低的问题，并且差分对的尾电流源电流的增大，也增大了差分对管的跨导，从而增大了LDO的带宽，而且尾电流源电流只是瞬间增大，不会消耗过多的功耗。
文档编号G05F1/56GK102609025SQ20121007097
公开日2012年7月25日 申请日期2012年3月16日 优先权日2012年3月16日
发明者周泽坤, 张波, 徐祥柱, 明鑫, 李涅, 董渊 申请人:电子科技大学