专利名称：基于fpga的探地雷达下位机控制系统的制作方法
技术领域：
本发明涉及探地雷达控制领域，具体涉及一种基于FPGA的探地雷达下位机控制系统。
背景技术：
探地雷达(GPR)是一种探测地表下结构或埋藏物的无损探测仪器。它利用电磁波对地表的穿透能力，从地表向下发射特定形式的电磁波，通过接收地下介质散射回波信号，根据回波信号的时延、形状及频谱特性等参数，定量测量目标的深度、介质结构及性质，在数据处理的基础上，应用数字图象的恢复与重建技术，对地下目标进行成像处理，以期达到对地下目标的真实和直观的再现。典型的冲击脉冲探地雷达系统由上位机与下位机组成，上位机负责数据处理及雷达成像，下位机负责雷达信号发射接收及数据传输。下位机系统由主控制单元、发射机、接 收机、数据传输单元等几部分组成，目前探地雷达大多是以CPU或MCU等处理器作为主控制单元，完成雷达从发射脉冲到数据的采集、传输等功能。如中国专利申请CN99200610. 4(公开号CN2365679)公开了一种一体化成像探地雷达，包括汽车、发射天线、接收天线、计算机、雷达主机、电源，其中雷达主机由发射源、接收机、放大器、信号处理与控制电路、彩色显示器和输入输出插座组成，其特征在于还设置有卫星定位接收装置和测距轮。雷达主机中的信号处理与控制电路由CPU板、硬盘、I/O板、A/D及D/A板、XY轴量程选择板、VJA板、键盘和键盘译码器等构成，即雷达下位机使用计算机中的CPU作为核心处理器，配合外围硬件实现探地雷达的探测功能。中国专利申请CN201010195736. 0(公开号CN101872018A)公开了一种无线探地雷达系统，包括无线数据采集子系统和探地雷达前端子系统。其中探地雷达前端子系统包括电池、电源稳压器、以太网控制器、ARM控制器、数字信号处理器、模数转换器、数字控制器、时序系统、发射机、发射天线、接收天线和接收机，即该探地雷达下位机由MCU构成的ARM控制器作为系统的主控制单元，实现雷达各部分功能的协调与控制。现有探地雷达下位机系统采用处理器作为系统主控制器，通过软件程序控制雷达的工作过程，编程及调试简洁方便，开发周期短，但处理器的并行计算能力有限，不同情况下执行不同的指令或响应中断会带来额外的时间开销，难以实现时序的完全同步和时间上的精确控制。
发明内容
为了解决现有技术无法实现精确控制探地雷达工作时序的问题，本发明提出一种基于FPGA的探地雷达下位机控制系统，该系统以FPGA作为主控制单元，控制发射机、接收机与数据通信各部分协调工作，保证雷达系统各部分的同步运行。本发明解决技术问题所采取的技术方案如下基于FPGA的探地雷达下位机控制系统，包括数据通信单元、FPGA主控制单元、发射机脉冲控制单元、数据采样控制单元和采样数据接收单元，数据通信单元通过串行485总线与探地雷达的上位机进行串行通信，并通过并行方式与FPGA主控制单元的IO端口相连；FPGA主控制单元通过IO端口分别与发射机脉冲控制单元、数据采样控制单元、采样数据接收单元进行电气连接，FPGA主控制单元通过协调各单元的工作状态，完成雷达信号的发射与数据采集工作；发射机脉冲控制单元与探地雷达的发射机相连，其负责将发射脉冲的控制信号缓冲并传递给发射机，控制发射机电路产生大功率窄脉冲；数据采样控制单元与探地雷达的采样电路相连，其负责产生不同延时的采样控制信号，控制采样电路产生采样脉冲；采样数据接收单元与探地雷达的接收机的前置放大电路相连，其负责将模拟信号转换为数字信号并传递给FPGA主控制单元。本发明的有益效果是该系统以FPGA为主控制单元，并行计算能力强，能够实现雷达工作时序的精确控制；系统结构简单，易于实现，成本低。该系统可用于探测地下介质的介电特性、土壤含水率等，可广泛服务于农业、地理与地质勘查等领域。
图I是本发明基于FPGA的探地雷达控制系统的整体结构框图；图中1、上位机，2、数据通信单元，3、FPGA主控制单元，4、发射机脉冲控制单元，
5、数据采集控制单元，6、采样数据接收单元，7、慢斜波产生电路，8、采样信号产生电路，9、快斜波产生电路，10、发射机，11、采样电路，12、前置放大电路；图2是本发明中的FPGA I/O管脚配置电路原理图，图中Ul为FPGA芯片；图3是本发明中的FPGA工作模式配置电路原理图，图中Ul为FPGA芯片，U2为FPGA配置用PROM，Yl为FPGA外部晶振，JPl为JTAG总线配置文件下载接口 ；图4是本发明中的数据通信单元电路原理图，图中U3为MCU微处理器，U4、U5为485串行接口芯片，Pl为MCU程序下载接口，JP2为485总线接口 ；图5是本发明中的慢斜波产生电路原理图，图中U7为D/A转换器，D2为外部输入参考电压，Ull为运算放大器；图6是本发明中的快斜波产生电路原理图，图中UlO为运算放大器；图7是本发明中的采样信号产生电路原理图，图中U8为比较器；图8是本发明中的发射机脉冲控制单元电路原理图，图中U9为CMOS反相器；图9是本发明中的采样数据接收单元电路原理图，图中U6为A/D转换器；图10是本发明基于FPGA的探地雷达控制系统的工作流程图。
具体实施例方式下面结合附图和实施例对本发明做进一步详细说明。如图I所示，本发明基于FPGA的探地雷达下位机控制系统包括数据通信单元2、FPGA主控制单元3、发射机脉冲控制单元4、数据采样控制单元5和采样数据接收单元6。上位机I通过串行485总线与数据通信单元2进行串行通信，数据通信单元2则通过并行方式与FPGA主控制单元3的IO端口相连接，FPGA主控制单元3通过片上IO端口分别与发射机脉冲控制单元4、数据采样控制单元5、采样数据接收单元6进行电气连接，FPGA主控制单元3通过协调各单元的工作状态，完成雷达信号的发射与数据采集工作。发射机脉冲控制单元4与发射机10相连，负责将发射脉冲的控制信号缓冲并传递给发射机10，控制发射机电路产生大功率窄脉冲；数据采样控制单元5由慢斜波产生电路7、快斜波产生电路9和采样信号产生电路8组成，并与采样电路11相连接，负责产生不同延时的采样控制信号，控制采样电路11产生采样脉冲；采样数据接收单元6与接收机的前置放大电路12相连接，负责将模拟信号转换为数字信号并传递给FPGA主控制单元3。实施例I :FPGA主控制单元3如图2、图3所示，其中的Ul为FPGA核心芯片，采用Xilinx公司的XC3S250E，核心工作频率由外部晶振Yl设定，Yl频率为50MHz ；FPGA采用上电自动配置的工作模式，图3中的U2为存储FPGA配置文件的PR0M，采用Xilinx公司FPGA使用的标准配置芯片XCF02SV020C，PROM通过JTAG总线JPl与PC机相连接，通过PC机将配置文件下载到PROM中进行存储。当系统初始上电时，FPGA自动从PROM中读取配置文件，并对自 身内部硬件进行配置，配置完成后FPGA自动进入正常工作模式，雷达系统开始工作。数据通信单元2如图4所示，图中U3为独立工作的MCU处理器，采用ATmega8L_8PC单片机，核心工作频率由晶振Y2设置，Y2频率为8MHz，Pl为MCU程序下载端口 ；U4与U5构成485总线接口，单片机U3通过U4、U5以串行方式与上位机(PC机)I进行通信。单片机U3与FPGA之间采用并行方式连接，单片机U3的IO端口 PB1 PB5、PD2 PD5、PC(TPC5分别与FPGA的IO端口 P53 P78相连接，其中单片机U3的IO端口 PBl (连接FPGA的P53)用来为FPGA全局复位，PB2 (连接FPGA的P54)作为数据传输请求端口，PB3 (连接FPGA的P57)作为FPGA的数据锁存端口用来通知单片机数据总线上的数据有效，PB4 PC5 (连接FPGA的P58>78)12个IO端口构成12位数据总线，用来传递12位雷达采样数据。当上位机I需要进行数据传输时，通过串行485总线发送数据传输请求命令，单片机U3接收命令后使能端口 PB2，FPGA完成当前一次完整数据采样后，通过P54引脚检测到数据传输请求，进入数据传输工作模式，并行地将数据顺序加载到12位数据总线上，并在加载数据的同时使能P57引脚。单片机接收FPGA的数据后，通过485总线将数据顺序发送给上位机I。数据采样控制单元5由慢斜波产生电路7、快斜波产生电路9和采样信号产生电路8组成。其中，慢斜波产生电路7如图5所示，U7为D/A转换器MAX532，数字控制输入端分别与FPGA的P3 P5、P9引脚相连接，在FPGA的控制下输出不同的比较电平，模拟慢斜波信号由MAX532的VOUTA (引脚3)输出，D/A输出的慢斜波信号接入Ull (LM124)，U11为运算放大器，接成电压跟随器形式，用来对D/A进行隔离及阻抗变换，Ull的输出接入采样信号产生电路中的比较器中，如图7所示；快斜波产生电路9如图6所示，UlO (0P07)为低频运算放大器，接成跟随器的形式，作用是隔离Q2和Q3的静态工作电流，Q2为PNP型开关晶体管2N4036，作用是为开关电路提供电流，Q3为NPN型开关晶体管3DK4，用来控制积分电容C26的充放电过程，快斜波控制信号由FPGA的P2引脚输出，通过隔直电容C13与限流电阻R20接入Q3基极，高电平时Q3导通，C26放电，低电平时Q3截止，C26充电，形成快斜波信号。快斜波信号经隔直电容C28，与采样信号产生电路8中的比较器U8相连接，如图7所示；采样信号产生电路8如图7所示，U8为比较器LM319，慢、快斜波电压分别从引脚4、5接入比较器U8，当快斜波电压超过慢斜波电压时，输出低电平，开关晶体管Q1、Q4(3DK4)分别负责将比较器U8产生的控制信号翻转及为信号输出提供电流驱动，采样控制信号从Q4的发射极经隔直电容C24输出。
发射机脉冲控制单元4如图8所示，脉冲控制信号由FPGA的P23引脚输出，接入COMS反相器U9 (74HC04)的引脚1，并经过反相后，从引脚2输出。由于发射机10的输入端为感性负载，直流输入阻抗低，因此，FPGA输出的脉冲控制信号经反相器U9与发射机10相连接，反相器U9的作用是对FPGA的IO端口与发射机10输入端进行隔离，防止发射机10输入端的大电流烧坏FPGA的IO端口。采样数据接收单元6如图9所示，雷达信号的采样数据经接收机的前置放大电路
12放大后，接入A/D转换器U6，U6在FPGA的时序控制下将采样模拟信号转换为数字信号，并通过串行方式被FPGA接收。具体是12位A/D转换器U6 (AD7866)数字控制端引脚11、15、18 20分别与FPGA的P91、P90、P86 P84相连接，采样模拟信号接入A/D转换器的VAl输入端(引脚7), A/D转换器的工作模式选为输入电压范围0 5V,使用A/D内部参考电压。FPGA通过串行方式从A/D转换器的引脚DoutA将A/D转换后的数据读入FPGA并进行存储。FPGA控制系统的工作流程如图10所示，上电后FPGA对系统进行初始化，内部寄存器复位清零，之后即进入正常工作模式，FPGA有两种工作模式，分别为雷达探测工作模式 (步骤二)与数据传输工作模式(步骤三)，雷达开机后工作流程一直循环进行，并根据上位机指令在两种工作状态之间进行切换，具体工作流程如下步骤一、FPGA首先检测是否有上位机I发送的采样数据请求如果上位机I没有发送数据请求，则进入雷达探测工作模式(实际上，由于雷达开机后需要预热及稳定工作状态，上位机I此时不会发送数据请求，所以雷达开机后即进入雷达探测工作模式)，即进入步骤二 ；如果上位机I有发送的数据请求，则进入数据传输工作模式，并将上一次雷达的采样结果发送给上位机1，即进入步骤三； 步骤二、主控制系统在雷达探测工作模式下，第一步，首先更新D/A转换器U7的输出，产生慢斜波；第二步，发送快斜波触发信号，产生快斜波，快慢斜波通过比较器U8即产生不同延时的采样控制信号；第三步，雷达发送发射机脉冲控制信号，触发发射机10发射窄脉冲；第四步，控制A/D转换器U6对采样数据进行模数转换；第五步，将当前采集的雷达回波数据存储到内部存储器中；第六步，检测是否按照系统设定将所有不同时间延时上的采样点都采集完毕，如果没有采集完则重复执行第一到第五步，如果采集完毕，则跳出探测工作模式，返回到步骤一，重新检测是否有上位机I发送的数据请求；步骤三、主控制系统在数据传输工作模式下，第一步，根据当前的地址顺序从存储器读出采样数据，并通过串行方式发送给上位机I ;第二步，检测是否本次采样的所有数据已经全部发送完毕，如果没有发送完，则重复执行第一步，直至所有采样点的数据全部发送完毕后，FPGA跳出数据传输模式，返回到步骤一，重新检测上位机I是否有数据请求(实际上，由于上位机I不可能连续发送数据传输请求，因此雷达完成一次数据传输后，至少会进入雷达探测工作模式一次)。
权利要求
1.基于FPGA的探地雷达下位机控制系统，其特征在于，该系统包括数据通信单元(2)、FPGA主控制单元(3)、发射机脉冲控制单元(4)、数据采样控制单元(5)和采样数据接收单元(6)，数据通信单元(2)通过串行485总线与探地雷达的上位机(I)进行串行通信，并通过并行方式与FPGA主控制单元(3)的IO端口相连；FPGA主控制单元(3)通过IO端口分别与发射机脉冲控制单元(4)、数据采样控制单元(5)、采样数据接收单元(6)进行电气连接，FPGA主控制单元(3)通过协调各单元的工作状态，完成雷达信号的发射与数据采集工作；发射机脉冲控制单元(4)与探地雷达的发射机(10)相连，其负责将发射脉冲的控制信号缓冲并传递给发射机(10)，控制发射机电路产生大功率窄脉冲；数据采样控制单元(5)与探地雷达的采样电路(11)相连，其负责产生不同延时的采样控制信号，控制采样电路(11)产生采样脉冲；采样数据接收单元(6)与探地雷达的接收机的前置放大电路(12)相连，其负责将模拟信号转换为数字信号并传递给FPGA主控制单元(3)。
2.如权利要求I所述的基于FPGA的探地雷达下位机控制系统，其特征在于，所述数据采样控制单元(5)由慢斜波产生电路(7)、快斜波产生电路(9)和采样信号产生电路(8)组 成，慢斜波产生电路(7 )、快斜波产生电路(9 )均与采样信号产生电路(8 )相连，慢斜波产生电路(7)产生慢斜波，快斜波产生电路(9)产生快斜波；采样信号产生电路(8)与采样电路(11)相连，其通过慢斜波、快斜波的比较输出不同延时的采样控制信号，驱动采样电路(11)产生采样脉冲。
全文摘要
本发明基于FPGA的探地雷达下位机控制系统涉及探地雷达控制领域，该系统以FPGA作为主控制单元，配合发射机脉冲控制单元、数据采样控制单元、采样数据接收单元和数据通信单元，实现对超窄脉冲探地雷达脉冲发射、数据接收与传输等各部分功能的控制。FPGA首先通过发射机脉冲控制单元触发发射机发射窄脉冲；然后通过数据采样控制单元发送采样控制信号，并通过采样数据接收单元接收信号并存储；最后，在探地雷达完成一次完整的探测后，通过数据通信单元将采样数据发送给上位机，进行后续数据处理。基于本发明的探地雷达系统可用于探测地下介质的介电特性、土壤含水率等，可广泛服务于农业、地理与地质勘查等领域。
文档编号G05B19/042GK102799131SQ20121028093
公开日2012年11月28日 申请日期2012年8月8日 优先权日2012年8月8日
发明者吴斌, 赵凯, 孙健, 姜涛 申请人:中国科学院东北地理与农业生态研究所