专利名称：基准电压电路的制作方法
技术领域：
本发明涉及基准电压电路。
背景技术：
图6是示出以往的基准电压电路的电路图。以往的基准电压电路具有PMOS晶体管101 103、NMOS晶体管201 204、301、输出端子401、电源端子501、接地端子502以及电阻器601。NMOS晶体管301的阈值电压(以下称作Vtnl)低于NMOS晶体管201 204的阈值电压(以下称作Vtnh)。PMOS晶体管102、103与PMOS晶体管101构成电流镜电路，流过PMOS晶体管101的漏极端子电流的期望比例的漏极端子电流。NMOS晶体管204与匪OS晶体管203构成电流镜电路，流过NMOS晶体管203的漏极端子电流的期望比例的漏极端子电流。 PMOS晶体管101 103的源极端子与电源端子连接。PMOS晶体管102、103的栅极端子与PMOS晶体管101的栅极端子和漏极端子、NMOS晶体管201的漏极端子连接。NMOS晶体管201、202的栅极端子与NMOS晶体管201的漏极端子以及PMOS晶体管102的漏极端子连接。NMOS晶体管202的源极端子与接地端子连接。电阻器601的一端与NMOS晶体管201的源极端子连接，另一端与接地端子连接。NMOS晶体管203、204、301的栅极端子与NMOS晶体管203以及PMOS晶体管103的漏极端子连接。NMOS晶体管203、204的源极端子与接地端子连接。NMOS晶体管301的漏极端子与电源端子连接。输出端子401与NMOS晶体管204的漏极端子以及NMOS晶体管301的源极端子连接。NMOS 晶体管 201 204、301 的 K 值分别是 K201、K202、K203、K204 以及 K301,电阻器 601的电阻值是R6tll。PMOS晶体管101、102、NM0S晶体管201、202以及电阻器601构成恒流电路。例如，
当各晶体管在饱和区动作的情况下，如果PMOS晶体管101、102的K值相等，则流过PMOS晶
体管101、102的电流相等，其电流值取OA或者某一恒定电流值(以下称作Ik)。通过设置启
动电路使得电流不为0A，PMOS晶体管101、102、NM0S晶体管201、202以及电阻器601作为
恒流电路而动作。恒定电流Ik由下式表示。
权利要求
1.一种基准电压电路，其特征在于，该基准电压电路具有第IMOS晶体管，其源极端子与第I电源端子连接；第2M0S晶体管，其源极端子与第I电源端子连接，栅极端子与所述第IMOS晶体管的栅极端子连接，具有比所述第IMOS晶体管的阈值绝对值高的阈值绝对值和比所述第IMOS晶体管的K值高的K值；电流镜电路，其流过基于所述第IMOS晶体管与所述第2M0S晶体管的阈值绝对值之差的电流；第3M0S晶体管，其流过所述电流镜电路的电流；以及第4M0S晶体管，其具有比所述第3M0S晶体管的阈值绝对值高的阈值绝对值和比所述第3M0S晶体管的K值高的K值，流过所述电流镜电路的电流，所述基准电压电路输出基于所述第3M0S晶体管与所述第4M0S晶体管的阈值绝对值和 K值的恒定电压，作为基准电压。
2.根据权利要求1所述的基准电压电路，其特征在于，所述电流镜电路具有第5M0S晶体管，其漏极端子和栅极端子与所述第IMOS晶体管的漏极端子连接；第6M0S晶体管，其栅极端子与所述第5M0S晶体管的栅极端子连接，漏极端子与所述第 2M0S晶体管的栅极端子和漏极端子连接；第7M0S晶体管，其栅极端子与所述第5M0S晶体管的栅极端子连接，漏极端子与所述第 3M0S晶体管的漏极端子连接；第8M0S晶体管，其栅极端子与所述第5M0S晶体管的栅极端子连接，漏极端子与所述第 4M0S晶体管的漏极端子连接；以及电阻器，其一个端子与所述第3M0S晶体管的栅极端子连接，另一个端子与所述第4M0S 晶体管的栅极端子连接，所述基准电压电路输出基于所述电阻器两端的电压的恒定电压，作为基准电压。
3.根据权利要求1所述的基准电压电路，其特征在于，所述电流镜电路具有第5M0S晶体管，其漏极端子和栅极端子与所述第IMOS晶体管的漏极端子连接；以及第6M0S晶体管，其栅极端子与所述第5M0S晶体管的栅极端子连接，漏极端子与所述第 3M0S晶体管的栅极端子和漏极端子连接，将所述第3M0S晶体管构成为栅极端子与所述第2M0S晶体管的栅极端子连接，源极端子与所述第2M0S晶体管的漏极端子连接，使所述第4M0S晶体管与所述第2M0S晶体管是公共的，由此，从所述第3M0S晶体管的源极端子与所述第2M0S晶体管的漏极端子的连接点输出所述基准电压。
全文摘要
本发明提供一种基准电压电路，工艺变动引起的偏差因素较少。基准电压电路具有第1MOS晶体管；第2MOS晶体管，其栅极端子与第1MOS晶体管的栅极端子连接，具有比第1MOS晶体管的阈值绝对值高的阈值绝对值和比第1MOS晶体管的K值高的K值；电流镜电路，其流过基于第1MOS晶体管与第2MOS晶体管的阈值绝对值之差的电流；第3MOS晶体管，其流过电流镜电路的电流；以及第4MOS晶体管，其具有比第3MOS晶体管的阈值绝对值高的阈值绝对值和比第3MOS晶体管的K值高的K值，流过电流镜电路的电流，基准电压电路输出基于第3MOS晶体管与第4MOS晶体管的阈值绝对值和K值之差的恒定电压，作为基准电压。
文档编号G05F3/26GK103019296SQ20121036365
公开日2013年4月3日 申请日期2012年9月26日 优先权日2011年9月27日
发明者山崎太郎, 宇都宫文靖 申请人:精工电子有限公司