一种低压源耦异或逻辑电路结构的制作方法
【专利摘要】本实用新型公开了一种低压源耦异或逻辑电路结构，它包括两个NMOS输入的差分对：差分对A和差分对B以及一个PMOS输入的差分对C；以及分别向差分对A、差分对B和差分对C提供偏置电流的偏置电流源N1、偏置电流源N2和偏置电流源P3；一路差分互补输入信号AP、AN分别与差分对A和差分对B的互补输入端连接，差分对A和差分对B的反相互补输入端互联，差分对A和差分对B的同相互补输出端互联；另一路差分互补输入信号BP、BN与差分对C的互补输入端连接，差分对C的互补输出端分别与差分对A和差分对B的偏置电流输入端连接；本实用新型采用折叠的方法，减小传统电路的垂直叠加层数，解决了工艺线宽变小，所需电源电压降低带来的低压能否工作的问题。
【专利说明】一种低压源耦异或逻辑电路结构
【技术领域】
[0001]本实用新型涉及异或电路，特别是一种低压源耦异或逻辑电路结构。
【背景技术】
[0002]传统源耦异或逻辑的电路结构包括:两对NMOS输入的差分对、一对叠层的PMOS输入的差分对、负载和偏置电流源。它采用的叠层电路结构，要求电源电压在一定值时才能保证电路正常工作。但随着现代工艺技术的提高，工艺线宽越来越小，导致了所需电源电压越来越小，传统的异或逻辑电路结构已经无法满足更低电压工作要求。
实用新型内容
[0003]本实用新型的目的在于克服现有技术的不足，提供一种低压源耦异或逻辑电路结构，采用折叠的方法，减小传统源耦异或电路在垂直方向上的叠加层数，从而减小所需电源电压，使在更低压情况下，它能比传统源耦异或电路更好的工作。
[0004]本实用新型的目的是通过以下技术方案来实现的:它包括两个NMOS输入的差分对A和差分对B、一个PMOS输入的差分对C，以及分别向差分对A、差分对B和差分对C提供偏置电流的偏置电流源N1、偏置电流源N2和偏置电流源P3 路差分互补输入信号AP、AN分别与差分对A和差分对B的互补输入端连接，差分对A和差分对B的反相互补输入端互联，差分对A和差分对B的同相互补输出端互联；另一路差分互补输入信号BP、BN与差分对C的互补输入端连接，差分对C的互补输出端分别与差分对A和差分对B的偏置电流输入端连接。
[0005]所述的偏置电流源NI和偏置电流源N2主要由NMOS管组成。
[0006]所述的偏置电流源P3主要由PMOS管组成。
[0007]当AP和BP相同时，OUTP输出为‘0’ ；当AP和BP相异时，OUTP输出为‘I’ ；iAN和BN相同时，OUTN输出为‘O，;当AN和BN相异时，OUTN输出为‘I’。
[0008]本实用新型的有益效果是:减小了传统源耦异或电路在垂直方向上的叠加层数，从而减小了所需电源电压；解决了工艺线宽越来越小导致的电源电压越来越低的问题，在更低压的情况还能正常工作。
【专利附图】
【附图说明】
[0009]图1为本实用新型结构示意图；
[0010]图2为本实用新型电路结构图；
[0011]图3为传统源耦异或逻辑电路结构图。
【具体实施方式】
[0012]下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。
[0013]如图1、图2所示，一种低压源耦异或逻辑电路结构，它包括:两对NMOS管输入的差分对A、B，一对PMOS管输入的差分对C，负载和分别向差分对A、差分对B和差分对C提供偏置电流的偏置电流源N1、偏置电流源N2和偏置电流源P3，所述NMOS管输入的差分对A包括第四NMOS管N4、第五NMOS管N5，差分对B包括第六NMOS管N6和第七NMOS管N7，PMOS管输入的差分对包括第一 PMOS管Pl和第二 PMOS管P2，所述负载包括两个电阻Rl和电阻R2 ;所述偏置电流源NI和N2的源极接地；所述第四NMOS管N4、第五NMOS管N5和第二PMOS管P2的源极相接，并与偏置电流源NI的漏极相接，所述第六NMOS管N6、第七NMOS管N7和第一 PMOS管Pl的源极相接，并与偏置电流源N2的漏极相接；所述第四NMOS管N4、第六NMOS管N6的漏极相接作为差分信号输出端0UTP，并与负载电阻Rl的一端相接，所述第五NMOS管N5、第七NMOS管N7的漏极相接作为差分信号输出端0UTN，并与负载电阻R2的一端连接，所述第五NMOS管N5的栅极和第六NMOS管N6的栅极连接，所述第一 PMOS管Pl和第二 PMOS管P2的漏极与偏置电流源P3的源极相接，偏置电流源P3的漏极分别和负载R1、R2的另一端相接。
[0014]第四NMOS管N4、第七NMOS管N7栅极的输入信号AN和第五NMOS管N5、第六NMOS管N6栅极的输入信号AP是差分互补输入信号；第一 PMOS管Pl栅极的输入信号BP和第二PMOS管P2栅极的输入信号BN是差分互补输入信号；输出信号OUTP和输出信号OUTN是差分互补输出信号。
[0015]如图2所示，当BP为‘I’时，则BN自然为‘0’，那么此时，BP连接的第一 PMOS管Pl就关断，而BN连接的第二 PMOS管P2就导通了。这样，P2的导通会抬升第一 NMOS管NI的漏极电压，让第四NMOS管N4、第五NMOS管N5不会导通，也就N4、N5处于关断状态。Pl的关断不会影响NMOS管子N2的漏极电压。此时，AP要是为‘0’，则N6关断，Rl上没有电流流过，自然OUTP点就为‘I’ ；而八？为‘0’，则意味AN为‘I’，这个时候R2有电流通过，于是OUTN的电压不为VDD，所以为‘O’。从而得到结果，当BP为‘I’，AP为‘O’时，导致OUTP‘I’，实现了异或的功能。
[0016]当BP为‘I’时，则BN自然为‘0’ ；此时如AP为‘I’则第六NMOS管N6就导通，这个时候Rl有电流通过，于是OUTP的电压不为VDD，为‘O’。
[0017]其他情况可以通过类似推理得出，因此得此结论:当AP和BP相同时，OUTP输出为‘O，;当AP和BP相异时，OUTP输出为‘I’ ；当AN和BN相同时，OUTN输出为‘O，;当AN和BN相异时，OUTN输出为‘I’。
[0018]如图3所示，传统源耦异或逻辑的电路结构包括:两对NMOS输入的差分对，一对叠层的PMOS输入的差分对，负载和偏置电流源。相比传统源耦异或逻辑电路结构，本实用新型采用折叠的方法，减小传统源耦异或电路在垂直方向上的叠加层数，从而减小所需电源电压，使在更低压情况下，它能比传统源耦异或电路更好的工作。
【权利要求】
1.一种低压源耦异或逻辑电路结构，其特征在于:它包括两对NMOS输入的差分对A和差分对B、一对PMOS输入的差分对C，以及分别向差分对A、差分对B和差分对C提供偏置电流的偏置电流源N1、偏置电流源N2和偏置电流源P3 ;差分对A和差分对B的反相互补输入端互联，差分对A和差分对B的同相互补输出端互联；一路差分互补输入信号AP、AN分别与差分对A和差分对B的互补输入端连接，另一路差分互补输入信号BP、BN与差分对C的互补输入端连接，差分对C的互补输出端分别与差分对A和差分对B的偏置电流输入端连接。
2.根据权利要求1所述的一种低压源耦异或逻辑电路结构，其特征在于:所述的偏置电流源NI和偏置电流源N2主要由NMOS管组成。
3.根据权利要求1所述的一种低压源耦异或逻辑电路结构，其特征在于:所述的偏置电流源P3主要由PMOS管组成。
【文档编号】G05F1/56GK204256578SQ201420728618
【公开日】2015年4月8日 申请日期:2014年11月28日 优先权日:2014年11月28日
【发明者】刘辉 申请人:成都振芯科技股份有限公司