稳压器的制作方法

本发明关于稳压器，特别是关于具备过电流保护功能的稳压器。

背景技术：

图4中示出现有的稳压器300的电路图。

现有的稳压器300具备：电源端子301、接地端子302、基准电压源310、误差放大电路311、电阻312、317、318、319、nmos晶体管316、pmos晶体管313、314、315、以及输出端子320。

pmos晶体管315的源极与电源端子301连接，漏极与输出端子320和电阻318的一端连接。电阻318的另一端与电阻319的一端和误差放大电路311的同相输入端子连接。电阻319的另一端与接地端子302连接。pmos晶体管314的源极与电源端子301连接，漏极与电阻317的一端和nmos晶体管316的栅极连接。pmos晶体管313的源极与电源端子301连接，漏极与pmos晶体管315的栅极和pmos晶体管314的栅极和误差放大电路311的输出连接。电阻312的一端与电源端子301连接，另一端与pmos晶体管313的栅极和nmos晶体管316的漏极连接。误差放大电路311的反相输入端子与基准电压源310的一端连接。基准电压源310的另一端与接地端子302连接。nmos晶体管316的源极与接地端子302连接。

在这样的现有的稳压器300中，通过由误差放大电路311和pmos晶体管315和电阻318、319构成的负反馈电路，以电阻319的一端的电压成为与基准电压源310的电压vref相等的方式进行动作。

若从该状态增加向与输出端子320连接的负载（未图示）的电流，则pmos晶体管315的漏极电流i1增加，对于pmos晶体管315以既定尺寸比构成的pmos晶体管314的漏极电流i2也增加。电流i2向电阻317供给而在电阻317的一端生成电压vx。即使电压vx增加而超过nmos晶体管316的阈值，nmos晶体管316也导通而产生漏极电流。被供给nmos晶体管316的漏极电流的电阻312，另一端的电压下降而使pmos晶体管313导通。随着pmos晶体管313的导通pmos晶体管315的栅极电压上升，其漏极电流i1被限制。

在此，若设电阻317的电阻值为r1、pmos晶体管315、314的尺寸比为k、nmos晶体管316的阈值电压为｜vthn｜，则电流i1的极限电流（limitingcurrent）i1m由式（1）表示。

[数1]

。

这样，在现有的稳压器300中，设有过电流保护功能，在负载短路的情况下等，能够限制输出电流（例如，参照专利文献1）。

【现有技术文献】

【专利文献】

【专利文献1】日本特开2003－29856号公报。

技术实现要素：

【发明要解决的课题】

然而，在如上述的现有的稳压器300中，存在极限电流i1m的偏差较大这一课题。该原因是因为如式（1）所示那样vthn的偏差会影响极限电流i1m。

图5示出现有的稳压器300的输出电压vout对于输出电流iout的波形。虚线示出极限电流的偏差范围。vthn一般对于中心值0.6v具有±0.1左右偏差，因此vthn给予极限电流i1m的偏差成为±16.7％，成为非常大的偏差。

本发明为了解决以上那样的课题而成，提供能够抑制极限电流的偏差的稳压器。

【用于解决课题的方案】

本发明的稳压器，其特征在于具备：第1差动放大电路，比较基于输出电压的电压和基准电压而输出第1电压；第2差动放大电路，比较所述第1电压和第2电压而输出第3电压；第1晶体管，栅极接受所述第3电压，漏极生成所述输出电压；第2晶体管，栅极与所述第1晶体管共同连接，对于所述第1晶体管具有既定尺寸比；以及电压生成部，一端与所述第2晶体管的漏极连接，在所述一端生成所述第2电压。

【发明效果】

依据本发明的稳压器，第1差动放大电路的输出电压即第1电压成为第1晶体管的漏极电流的极限电流的基准值，由第2晶体管和电压生成部生成的第2电压成为与第1晶体管的漏极电流成比例的值。通过第2晶体管及电压生成部和构成负反馈电路的第2差动放大电路比较这些第1及第2电压，实现过电流保护。此时，成为判断为过电流的基准的极限电流的偏差，几乎只由基准电压的偏差决定，因此，例如通过采用带隙电压源等的偏差非常小的电压源生成基准电压，能够抑制极限电流的偏差。

附图说明

【图1】是示出本发明的第1实施方式的稳压器的电路图。

【图2】是示出图1的稳压器的输出电压vout对于输出电流的波形的图。

【图3】是示出本发明的第2实施方式的稳压器的电路图。

【图4】是现有的稳压器的电路图。

【图5】是示出图4的稳压器的输出电压vout对于输出电流的波形的图。

具体实施方式

以下，参照附图，对本发明的实施方式进行说明。

图1是本发明的第1实施方式的稳压器100的电路图。

本实施方式的稳压器100具备：电源端子101、接地端子102、第1差动放大电路127、第2差动放大电路128、电压生成部129、pmos晶体管112、113、基准电压源114、电阻124、125、以及输出端子126。

第1差动放大电路127具备：pmos晶体管115、116、nmos晶体管117、118、以及电流源110。

第2差动放大电路128具备：nmos晶体管119、120、电流源111、以及电阻121。

电压生成部129具备pmos晶体管123和电阻122。

pmos晶体管113的源极与电源端子101连接，漏极与输出端子126和电阻125的一端连接。pmos晶体管112的源极与电源端子101连接，漏极与电压生成部129的一端（pmos晶体管123的源极）和nmos晶体管120的栅极连接。电流源111的一端与电源端子101连接，另一端与nmos晶体管119的漏极和pmos晶体管112的栅极和pmos晶体管113的栅极连接。电阻125的另一端与电阻124的一端和pmos晶体管116的栅极连接。电阻124的另一端与接地端子102连接。pmos晶体管123的栅极与漏极和电阻122的一端连接。电阻122的另一端（电压生成部129的另一端）与接地端子102连接。nmos晶体管120的漏极与电源端子101连接，源极与nmos晶体管119的源极和电阻121的一端连接。电阻121的另一端与接地端子102连接。电流源110的一端与电源端子101连接，另一端与pmos晶体管115的源极和pmos晶体管116的源极连接。pmos晶体管115的栅极与基准电压源114的一端连接，漏极与nmos晶体管117的栅极和漏极连接。基准电压源114的另一端与接地端子102连接。pmos晶体管116的漏极与nmos晶体管119的栅极和nmos晶体管118的漏极连接。nmos晶体管118的栅极与nmos晶体管117的栅极连接，源极与接地端子102连接。nmos晶体管117的源极与接地端子102连接。

关于第1差动放大电路127，pmos晶体管115的栅极和pmos晶体管116的栅极为输入，pmos晶体管116的漏极为输出。关于第2差动放大电路128，nmos晶体管119的栅极和nmos晶体管120的栅极为输入，nmos晶体管119的漏极为输出。

在此为了说明，设pmos晶体管113的漏极电流为i1、pmos晶体管112的漏极电流为i2。pmos晶体管112对于pmos晶体管113具有既定尺寸比，作为仿形（replica）元件进行动作。另外，设输出端子126的电压为vout、nmos晶体管120的栅极电压为vg2、nmos晶体管119的栅极电压为vg1、电流源110的另一端的电压为vs1、电阻121的一端的电压为vs2、基准电压源114的一端的电压为vref。进而，设电阻122的电阻值为r、电阻124的一端的电压为vfb、电流源111的另一端的电压为vgate。

接着，对如上述构成的稳压器100的动作进行说明。

作为第1状态，对于向输出端子126供给的负载电流远比极限电流更小的情况进行说明。

在该情况下，电流i1以及由pmos晶体管113和pmos晶体管112的尺寸比决定的电流i2，电流值都较小。另外，由于电流i2供给电压生成部129，所以在电压生成部129的一端生成的电压vg2也成为较小的值。若使电压vg2低于nmos晶体管120的阈值，则nmos晶体管120截止。

在这样的状况下，第1差动放大电路127比较电压vref和电压vfb，放大其差分而输出电压vg1。第2差动放大电路128由于nmos晶体管120截止，所以通过nmos晶体管119和电阻121、电流源111来放大电压vg1，输出电压vgate。pmos晶体管113的栅极接受电压vgate，生成漏极电流i1而向与输出端子126连接的负载（未图示）供给。

电阻125和电阻124对电压vout进行分压并向第1差动放大电路127输入。通过这样的环路负反馈起作用，第1差动放大电路127以电压vref与电压vfb相等的方式进行动作。

作为第2状态，对负载电流从第1状态上升的情况进行说明。

若与输出端子126连接的负载（未图示）的电流增加，则pmos晶体管113的电流i1和pmos晶体管112的电流i2增加。由此，电压vg2也增加，因此nmos晶体管120导通。因而，nmos晶体管120的漏极电流向电阻121供给，电压vs2上升。

此时，nmos晶体管119看来是栅极－源极间电压变小而截止，但是因为负反馈的作用而不会处于截止。具体而言，因为负反馈的作用而以电压vref和电压vfb相等的方式进行动作，因此电压vs2上升的部分使电压vg1上升，结果在nmos晶体管119的栅极－源极间能确保既定电位差。即，即便负载电流增加而电压vg2增加也能得到期望的电压vout。

作为第3状态，对于负载电流进一步从第2状态上升而过电流保护功能进行动作的情况进行说明。

若与输出端子126连接的负载（未图示）的电流进一步增加，则电压vg1以与第2状态同样的机理上升，但是电压vg1的电压值的上限被电压vs1限制。电压vs1由电压vref和pmos晶体管115的栅极－源极间电压的绝对值｜vgsp1｜的和决定，由下式（2）表示。

[数2]

。

而且，若电压vg2与电压vs1相等，则nmos晶体管119的栅极－源极间电压减少。由此，若nmos晶体管119的漏极电流减少，则电压vgate上升而pmos晶体管113的漏极电流i1被限制。在此，若设pmos晶体管123的栅极－源极间电压的绝对值为｜vgsp2｜、pmos晶体管113、112的尺寸比为k，则此时的电压vg2由下式（3）表示。

[数3]

。

如上述那样，在pmos晶体管113的漏极电流i1被限制的状态下，电压vs1和电压vg2变为相等，进而，｜vgsp1｜和｜vgsp2｜实质上相等，因此根据式（2）及（3），电流i1的极限电流i1m成为下式（4）。

[数4]

。

这样处理而决定电流i1的极限电流i1m，过电流保护功能进行动作。在此，由式（4）可知，极限电流i1m与电压vref成比例。

图2示出本实施方式的稳压器100的输出电压vout对于输出电流iout的波形。虚线示出极限电流i1m的偏差范围。若假设基准电压源114由带隙电压源构成，则电压vref的偏差成为±3％左右。因而，能够将电压vref给予极限电流i1m的偏差抑制在±3％。

这样，本实施方式的稳压器100能够比现有的稳压器300更大幅地减少极限电流i1m的偏差。

接着，参照图3，对本发明的第2实施方式的稳压器200进行说明。

本实施方式的稳压器200对于第1实施方式的稳压器100，电压生成部129的结构不同。即，如图3所示，电压生成部129由一端与pmos晶体管112的漏极连接、另一端与接地端子102连接的电阻122构成。

关于其他的结构，由于与图1的稳压器100相同，所以对相同结构要素标注相同标号，适当省略重复的说明。

对本实施方式的稳压器200的动作进行说明。与结构的不同点同样，对于与第1实施方式的稳压器100的动作的不同点进行描述。

动作的不同点在于第3状态下的电压vg2，与式（3）不同，成为下式（5）。

[数5]

。

电压vs1与式（2）相同，在第3状态下电压vs1和电压vg2相等，因此根据式（2）及（5），电流i1的极限电流i1m成为下式（6）。

[数6]

。

这样处理而决定电流i1的极限电流i1m，过电流保护功能进行动作。在此，由式（6）可知，本实施方式中的极限电流i1m与电压vref和pmos晶体管115的栅极－源极间电压的绝对值｜vgsp1｜的和成比例。

若假设由带隙电压源构成基准电压源114，则与电压vref的电压的偏差为1.2v±0.036v，另外，若设｜vgsp1｜为0.6v±0.1v，则它们的和的电压成为1.8v±0.136v。因此，能够将该电压vref和｜vgsp1｜的和的偏差给予极限电流i1m的偏差抑制到±7.6％。

这样，即便在仅由电阻122构成电压生成部129的情况下，相对于现有的稳压器300，也能大幅地抑制极限电流i1m的偏差。进而，一般电阻r具有负的温度系数的情况较多，另外，｜vgsp1｜也具有负的温度系数，因此也可以使这些抵消而提高温度特性。

这样，本实施方式的稳压器200能够比现有的稳压器300更减少极限电流i1m的偏差，并且提高温度特性。

以上，对本发明的实施方式进行了说明，但本发明不限于上述实施方式，在不脱离本发明的主旨的范围内能够进行各种各样的变更这一点无需赘述。

例如，上述第1实施方式中，说明了由pmos晶体管123和电阻122的串联电路构成电压生成部129，并将pmos晶体管123配置在pmos晶体管112侧，将电阻122配置在接地端子102侧的例子，但是即便将电阻122配置在pmos晶体管112侧，将pmos晶体管123配置在接地端子102侧也无妨。

另外，在上述实施方式中，说明了稳压器为采用mos晶体管的结构的例子，但也可以采用双极晶体管等。

另外，在上述实施方式中，也可以采用使pmos晶体管和nmos晶体管的极性反转的电路结构。

标号说明

100、200、300稳压器；101电源端子；102接地端子；110、111电流源；114基准电压源；126输出端子；127第1差动放大电路；128第2差动放大电路；129电压生成部。