一种集成射频的ADS-B芯片的制作方法

本发明涉及一种航空技术领域的集成电路技术，尤其涉及一种实现ads-b功能的专用芯片。

背景技术：

传统的便携式ads-b终端系统往往由中央处理模块(包含gnss模块、信号处理模块、s模式和ads-b协议处理模块等)、发射模块、接收模块、电源模块等一系列分立设备组成，其中中央处理模块将本机的导航信息组成ads-b信息发送给发射模块对外发射，完成ads-bout功能；对接收模块发送的ads-b信息、进行解码和报文解析，将解析后的ads-b信息与本机的导航信息输出至后端装置，完成ads-bin功能；电源模块采用内置充电电池，为整机提供电源输入。尽管通过紧凑式结构布局和适当的集成电路综合技术可以实现ads-b系统的小型化，但是这种手段效果有限，即使不考虑成本因素，完全依赖高性能小封装元器件，产品的小型化程度也无法满足通航飞机，特别是目前发展迅猛的无人机的装机要求。

随着低空空域的逐步开放，通用航空迅速发展，同时也对ads-b终端设备提出了更进一步的要求，设备低功耗、微小型化、轻型化是ads-b机载终端的发展趋势，因此，专用芯片是解决通航领域对ads-b设备微小型化需求的最佳途径。

技术实现要素：

为解决上述技术问题，本发明的目的在于提供一种集成射频的ads-b芯片架构，通过半导体工艺集成技术将ads-b系统设备中的模拟射频1090es数据链模块，数字电路中的逻辑控制模块、信号处理模块、ads-b协议处理模块、gnss接口模块、存储器模块、adc/dac前端模块、以及电源提供和功耗管理模块集成于单一专用集成芯片中，从而实现ads-b系统设备的微小型化、低功耗，进而实现监视广播、接收处理、显示控制等多种功能的集成整合。

本发明的发明目的通过以下技术方案实现：

一种集成射频的ads-b芯片，包含模拟电路部分和数字电路部分，模拟电路部分包含射频发射模块、射频接收模块以及收发开关，数字电路部分包含连接在高速总线上的adc模块、dac模块、1090es接口模块、信号编解码模块、cpr及数据编解码模块和数据流控制模块等；

当ads-b芯片工作于ads-bin功能状态时，收发开关接通射频接收模块，射频接收模块接收外部天线接收的他机的ads-b消息报文电磁波，并生成1090es检波信号，1090es接口模块根据数据流控制模块的控制启动adc模块接收并采样1090es检波信号；数据流控制模块控制信号编解码模块对采样后的数据进行解码，生成ads-b原始数据；数据流控制模块控制cpr及数据编解码模块对ads-b原始数据进行报文解析、数据滤波，生成可显示信息；数据流控制模块将可显示信息传送至外部监视终端；其中，可显示信息包含他机的飞行识别码、位置、状态、高度、航向等；

当ads-b芯片工作于ads-bout功能状态时，收发开关接通射频发射模块，数据流控制模块控制cpr及数据编解码模块对本机的飞行态势信息进行报文编码、数据滤波，生成ads-b原始数据；数据流控制模块控制信号编解码模块对ads-b原始数据进行数据组帧，合成适合1090es数据链传输的ads-b消息报文；1090es接口模块根据数据流控制模块的控制启动dac模块将ads-b消息报文送至射频发射模块，射频发射模块将ads-b消息报文调制成1090mhz载波信号并通过外部天线完成发射。

优选地，射频接收模块包含依次连接的第一滤波电路、lna电路、第二滤波电路、混频电路、检波电路，以及输出端连接到混频电路输入端的第一本振电路。

优选地，射频发射模块包含第二本振电路、第三滤波电路；第二本振电路生成1090mhz载波信号，对ads-b消息报文进行ppm调制，并输出给外部功放电路进行功率放大；第三滤波电路对功率放大后的1090mhz载波信号进行滤波输出给外部天线。

进一步，集成射频的ads-b芯片还包含连接在高速总线上的gnss接口模块，数据流控制模块将接收到的本机气压高度信号和gnss接口模块接收到的外部gnss数据组成本机的飞行态势信息。

进一步，集成射频的ads-b芯片还包含连接在高速总线上的中央控制单元，中央控制单元用于对adc模块、dac模块、1090es接口模块、信号编解码模块、cpr及数据编解码模块、数据流控制模块、gnss接口模块进行状态控制。

优选地，1090es接口模块、信号编解码模块、cpr及数据编解码模块、数据流控制模块、gnss接口模块和中央控制单元采用asic自定义硬核的方式。

优选地，1090es接口模块、信号编解码模块、cpr及数据编解码模块和数据流控制模块、gnss接口模块和中央控制单元采用fpga自定义软核的方式。

优选地，1090es接口模块、信号编解码模块、数据流控制模块、gnss接口模块和中央控制单元采用为asic自定义硬核的方式，所述cpr及数据编解码模块采用dsp自定义软核的方式。

进一步，集成射频的ads-b芯片还包含连接在高速总线上的gnss接口模块，数据流控制模块将接收到的本机气压高度信号和gnss接口模块接收到的外部gnss数据组成本机的飞行态势信息。

优选地，信号编解码模块包括：第一控制寄存器模块、上行链路解码与分析模块、es数据产生模块和下行链路组帧模块；

第一控制寄存器模块根据数据流控制模块控制启动上行链路解码与分析模块或启动es产生模块和下行链路组帧模块；

上行链路解码与分析模块用于对1090es检波信号进行解码，生成ads-b原始数据；

es数据产生模块用于产生es数据并传输给下行链路组帧模块；

下行链路组帧模块用于对ads-b原始数据进行数据组帧，合成适合1090es数据链传输的ads-b消息报文。

优选地，cpr及数据编解码模块包括：cpr解码模块、其他数据解码模块、α-β-γ滤

波模块、第二控制寄存器模块、cpr编码模块和其他数据编码模块；

第二控制寄存器模块根据数据流控制模块的控制启动cpr解码模块、其他数据解码模块和α-β-γ滤波模块，或者启动α-β-γ滤波模块、cpr编码模块和其他数据编码模块；

cpr解码模块用于解析ads-b原始数据中的他机的位置信息；

其他数据解码模块用于解析ads-b原始数据中的他机的其他信息；

cpr编码模块用于将本机的位置信息转换为ads-b原始数据；

其他数据编码模块用于将本机的其他信息转换为ads-b原始数据；

α-β-γ滤波模块用于对他机的位置信息、他机的其他信息、本机的位置信息、本机的其他信息进行滤波。

优选地，数据流控制模块包括：第三控制寄存器模块、数据流控制状态机模块和数据流切换模块；

第三控制寄存器模块用于监控数据流控制状态机模块的工作状态并采样外部按键值；

数据流控制状态机模块根据内部配置或采样外部按键值的变化改变工作状态，其中，所述工作状态为ads-bin功能状态或ads-bout功能状态；

数据流切换模块用于当数据流控制状态机模块为ads-bin功能状态时，依次启动1090es接口模块、信号编解码模块、cpr及数据编解码模块，当数据流控制状态机模块为ads-bout功能状态时，依次启动cpr及数据编解码模块、信号编解码模块、1090es接口模块。

进一步，集成射频的ads-b芯片还包含采用asic标准硬核的形式，连接在高速总线上的jtag测试单元、rom单元、总线控制器、内存控制器、svga控制器、sram；还包含采用asic标准硬核的形式，连接在低速总线上的定时/计数器、外部接口控制器、通用输入输出设备和系统配置寄存组，高速总线和低速总线通过总线桥连接。

进一步，集成射频的ads-b芯片还包含电源管理&复位模块，电源管理&复位模块包括内置稳压器模块和电源管理模块，稳压器模块根据内部配置或采样外部按键值输出不同的电压，电源管理模块决定将电压供给不同的内部或外部模块。

进一步，集成射频的ads-b芯片还包含时钟管理模块，时钟管理模块包含正常工作时钟、低功耗时钟和分频器及时钟管理模块，分频器及时钟管理模块根据不同ip核的时钟需求选择正常工作时钟或低功耗时钟，给ip核分配不同的工作频率。

本发明采用综合化的ic集成技术，将便携式ads-b系统设备中模拟射频1090es数据链模块和大部分数字模块集成于单一芯片中，形成了具备监视信息广播与接收、导航数据处理、模式参数配置、显示控制等多功能的a/d混合模式的专用ads-b芯片架构，真正实现了体积小、重量轻、功耗低、可更新换代，便于二次集成开发的设计需求，可广泛适用于轻型通航飞机、尤其是无人机、滑翔伞等机载环境以及机动式车载平台、地面塔台等地面环境，为通用航空提供有效、可靠的飞行态势监视，达到通用航空飞行器安全巡航和地面系统全天候监视的期望，满足先进通用航空发展需求。

附图说明

图1为实施例一所示的集成射频的ads-b芯片架构的总体架构图；

图2为实施例一中所示的模拟电路部分原理简图；

图3为实施例一中所示的自定义ip核部分原理简图；

图4为实施例一中所示的电源管理&复位模块的结构图

图5为实施例一中所示的时钟管理模块的结构图；

图6为实施例一所示的集成射频的ads-b芯片架构在ads-bout功能状态下芯片内部数据流向图；

图7为实施例一所示的集成射频的ads-b芯片架构在ads-bin功能状态下芯片内部数据流向图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示和实施例，进一步详细阐述本发明。

实施例一

本实施例提供的集成射频的ads-b芯片架构是一种a/d混合模式的芯片架构，如图1所示，包含模拟电路部分和数字电路部分。模拟电路部分主要包括射频发射模块、射频接收模块以及收发开关，射频发射模块主要由第二本振电路、第三滤波电路组成；射频接收电路主要由第一滤波电路、lna电路、第二滤波电路、第一本振电路、混频电路、检波电路组成。数字电路部分主要包括：标准工艺库：包括以下模块，总线控制器、jtag测试单元、rom、内存控制器、svga控制器、ram、adc模块、dac模块、总线桥、定时/计数器、外部接口控制器、通用输入/输出设备；二级总线架构：包含高速总线、低速总线，用于连接及组织芯片内部各模块；自定义ip内核：包括以下模块，中央控制单元、1090es接口模块、信号编解码模块、cpr及数据编解码模块、gnss接口模块、系统配置寄存器组；以及电源管理&复位模块、时钟管理模块等。

模拟电路部分

模拟电路部分主要用来搭建ads-b数据的专用数据链—1090es传输数据链。包括射频发射模块、射频接收模块两个电路模块以及收发开关，其电路原理简图如图2所示。

射频发射模块：包含第二本振电路、第三滤波电路；第二本振电路生成1090mhz载波信号，对ads-b消息报文进行ppm调制，并输出给外部功放电路进行功率放大；第三滤波电路对功率放大后的1090mhz载波信号进行滤波输出给外部天线。

射频接收模块：包含依次连接第一滤波电路、lna电路、第二滤波电路、混频电路、检波电路，以及输出端连接到混频电路的第一本振电路。主要负责周围飞机发射的1090mhz电磁波信号接收、滤波、放大、变频、检波等功能，将生成的检波信号ttl电平送入数字电路部分。

收发开关：用来切换当前时刻的收发状态以降低功耗。收发开关的工作原理是芯片的控制单元根据芯片的工作状态输出一个控制信号到芯片外围电路，然后外围电路生成信号再通过引脚返回给收发开关，所以，收发开关的切换控制是在芯片外控制的(在附图2中，可以看到有引脚信号接入)，这样的目的是为了模拟电路部分和数字电路部分尽量分离，避免干扰。

数字电路部分

数字电路部分主要包括三个部分：标准工艺库、二级总线架构、自定义ip内核。标准工艺库主要用于搭建ads-b芯片中的通用辅助功能，包括jtag测试单元、rom、内存控制器等模块；二级总线架构主要用于连接系统内部各模块，包括高性能高时钟总线和外设总线及相应总线控制模块；自定义的ip内核主要用于实现芯片的ads-b数据处理核心功能，包括态势信息采集、接收、发送，数据流控制，信号编解码，cpr及数据解析等。

标准工艺库

标准工艺库包括标准单元和对应的vhdl描述，是专门为集成应用而开发的一系列整合的可重用的ip核，用于搭建专用芯片中通用的功能模块。本芯片采用的标准模块如下所示：

jtag测试单元：对芯片内部各种故障状态做出完备的测试和发现。

rom单元：只读存储器，用于内部查表。

adc模块：用于对射频接收模块输入的1090es检波信号进行采样，完成a/d转换。

dac模块：用于对ads-b信息完成d/a转换，并输出给射频发射模块。

总线控制器：用于协调高速总线上模块间的通信。

内存控制器：用于对内部存储器sram或外部存储设备的存储访问。

svga控制器：用于驱动外部显示设备。

sram：用于完成内部数据存储。

总线桥：用于高速总线与低速总线之间的匹配与协调。

定时/计数器：用于系统定时。

外部接口控制器：用于外部接口通信。

通用输入输出设备：用于驱动外部端口，进行芯片功能运行指示。

二级总线架构

(1)高速总线：用于连接高性能、高时钟频率的系统模块，例如：中央控制单元、内存控制器、内部sram等。

(2)低速总线，用于连接外围低速设备，例如串口、gpio等。

自定义ip内核

自定义ip内核主要包括中央控制单元、1090es接口模块、信号编解码模块、cpr及数据编解码模块、数据流控制模块、gnss接口模块、系统配置寄存器组，其内部结构图如图3所示。

中央控制单元：用于对高速总线上的各个模块的状态进行控制。

1090es接口模块：根据数据流控制模块的控制接收外部1090es检波信号经adc模块采样之后的ttl电平信号，以及将内部生成的ads-b信息送入dac模块转换之后进行广播发射。

信号编解码模块：根据数据流控制模块的控制负责1090es数据的正向解码和逆向组帧，其硬件模块主要包括：上行链路解码与分析模块、第一控制寄存器模块、es产生模块及下行链路组帧模块。信号编解码模块结构图如图2所示。

其中，内部各功能模块简述如下：

(1)上行链路解码与分析模块：主要负责对1090es报文进行解码，分析，形成包含空域飞机地址、飞机识别码、位置、状态、高度、航向等飞行信息的ads-b原始数据。

(2)第一控制寄存器模块：根据数据流控制模块控制启动上行链路解码与分析模块或启动es产生模块和下行链路组帧模块。

(3)es产生模块：用于产生es报文单元。

(4)下行链路组帧模块：主要负责将包含本机经度、纬度、速度、时间、高度等信息嵌入到es报文单元中，通过组帧将一个个es报文单元合并组成df18格式的、适合1090es数据链的ads-b消息报文。

cpr及数据编解码模块：模块主要负责将包含空域飞机地址、飞机识别码、位置、状态、高度、航向等飞行信息的ads-b原始数据进行正向解析和逆向变换，并对生成数据进行滤波，其硬件模块主要包括：cpr解码模块、其他数据解码模块、α-β-γ滤波模块、第二控制寄存器模块，cpr编码模块及其他数据编码模块。cpr及数据编解码模块结构图如图3所示。

其中，内部各功能模块简述如下：

(1)cpr解码模块：主要负责解析ads-b原始数据中的他机的位置信息以便送给外部监视终端

(2)其他数据解码模块：主要负责解析ads-b原始数据中的他机的飞机速度、时间等其他信息以便送给外部监视终端

(3)α-β-γ滤波模块：对正向解析之后的数据(他机的位置信息、他机的其他信息)和逆向变换的数据(本机的位置信息、本机的其他信息)进行滤波

(4)第二控制寄存器模块：根据数据流控制模块的控制启动cpr解码模块、其他数据解码模块和α-β-γ滤波模块，或者启动α-β-γ滤波模块、cpr编码模块和其他数据编码模块。

(5)cpr编码模块：主要负责将外部传递进来的本机的位置信息转换为ads-b原始信息。

(6)其他数据编码模块：主要负责将外部传递进来的本机的飞机速度、时间等其他信息转换为ads-b原始信息。

数据流控制模块：ads-b数据收发与处理是ads-b芯片最主要的功能，ads-b芯片内部的数据流控制模块正是控制系统内部ads-b数据的流向，从而协助系统完成ads-b数据收发与处理，其硬件模块主要包括：第三控制寄存器模块、数据流控制状态机模块、数据流切换模块。数据流控制模块结构图如图4所示。

其中，内部各功能模块简述如下：

(1)第三控制寄存器：监控数据流控制模块的工作状态并采样外部按键值，根据外部按键值的变化改变工作状态。

(2)数据流控制状态机模块：根据系统设定及用户输入，改变数据流控制模块的工作状态，是数据流控制模块的核心部件。

(3)数据流切换模块：由硬线连接实现，控制数据流流向方向。

gnss接口模块：模块主要负责接收外部gnss模块提供的包含本机经度、纬度、速度、时间、高度等内容的gnss导航信息。

作为ads-b数据处理的核心部分，自定义ip核可以采用以下三种不同的实现形式：

(1)全部采用ip硬核的方式，即图1中的①(中央控制单元、1090es接口模块、信号编解码模块、cpr及数据编解码模块、数据流控制模块、gnss接口模块)全部采用asic固化硬核的架构，采用全固化硬核的架构可以提高芯片系统运行的可靠性。

(2)全部采用ip软核的方式，即图1中的①(中央控制单元、1090es接口模块、信号编解码模块、cpr及数据编解码模块、数据流控制模块、gnss接口模块)全部采用fpga软核的架构，采用全软核的架构，一方面可以根据用户的需要分时启动不同的模块，有利于提高基于芯片二次开发的自主性，同时可以降低芯片运行的功耗。

(3)半硬核半软核的方式，图1中的②(cpr及数据编解码模块)可以单独采用dsp软核，中央控制单元、1090es接口模块、信号编解码模块、数据流控制模块、gnss接口模块采用asic固化硬核的架构，采用这种半硬核半软核的架构，有利于后续ads-b报文解析的二次升级、解析算法的更新换代。

除此之外，为了提高能量利用率，减少芯片外围电路，同时降低芯片功耗，在芯片内部架构中还包括了电源管理&复位模块和时钟管理模块，如图4示，电源管理&复位模块，给内部各模块或外部模块提供电源。电源管理&复位模块的组成是内置稳压器，外加外部的控制，使内部的稳压器输出不同的电压信号。如图5示，时钟管理模块采用三级控制模式，在第一级中，有两种时钟：正常工作时钟和低功耗时钟。正常工作时钟可以有三种实现形式，低功耗时钟由两种实现形式，系统内部通过hsck和lsck决定使用什么时候作为当前时钟输出，芯片就可以工作在正常状态或者低功耗的待机状态了。第二两级中，有分频器&时钟管理模块，将第一级中选择的时钟分成不同的时钟频率供给第三级的各个ip核。

当ads-b芯片工作于ads-bout功能状态时，先由数据流控制模块根据内部配置或采样外部按键值依次启动gnss接口模块、cpr及数据编解码模块、信号编解码模块和1090es接口模块，再由收发开关根据外部信号接通射频发射模块。gnss接口模块接收外部gnss数据(本机经度、纬度、速度、时间、高度等导航信息)，和外部接口模块接收到的本机气压高度信号一起流入，经过cpr及数据编解码模块进行报文编码、数据滤波，生成ads-b原始数据，然后经过信号编解码模块进行数据组帧，合成适合1090es数据链传输的ads-b消息报文，由1090es接口模块送出，经过dac模块送至送至射频发射模块，射频发射模块将ads-b消息报文调制成1090mhz载波信号并通过外部天线完成发射。内部数据流向简图如图6所示。

当ads-b芯片工作于ads-bin功能状态时，先由数据流控制模块根据内部配置或采样外部按键值依次启动1090es接口模块、信号编解码模块、cpr及数据编解码模块，再由收发开关根据外部信号接通射频接收模块。射频接收模块接收外部天线接收的他机的ads-b消息报文电磁波，并生成他机的1090es检波信号，他机的1090es检波信号经过adc采样，经1090es接口模块流入，信号编解码模块对信号进行解码，生成包含空域飞机地址、飞行识别码、位置、状态、高度、航向等飞行信息的ads-b原始数据，经过cpr及数据编解码模块进行报文解析，数据滤波，生成可显示信息，通过外部接口模块传送至外部监视终端，内部数据流向简图如图7所示。

相对于传统的基于分离式器件的ads-b系统设备，本发明所提出的集成射频的ads-b芯片架构，将模拟射频1090es数据链模块和大部分数字模块集成于单一芯片中，通过搭建相关模块，使得芯片的ads-b功能更加高效、专用，芯片结构相对于传统的分离式器件ads-b系统而言，处理速度更快、系统集成度更高、体积更小、重量更轻、功耗更低。用户可以很方便的在芯片的基础上开发出相应的ads-b微小型化产品，为ads-b技术的应用提供了更为广阔的发展空间。

以上参照附图说明了本发明的各种优选实施案例，但是只要不背离本发明的实质和范围，本领域的技术人员可以对其进行各种形式上的修改和变更，都属于本发明的保护范围。