本发明涉及一种主控系统，特别涉及一种多处理器架构的级联型高压变频器主控系统。
背景技术：
级联型高压变频器的控制系统作为高压变频器的核心部分，既需要各种外部接口用于用户输入给定、参数设定，也需要实时采样运行时的电压、电流等模拟量、实时控制高压功率单元，同时还需要具有实时故障保护功能。
随着新型控制器件的推出，级联型高压变频器的控制系统正向着控制精度更高、响应速度更快、用户接口更方便、可维护性更好的方向发展。
现有的控制系统普遍存在响应速度受通信接口影响、不具有远程维护升级功能、用户接口较少需要外扩plc、主控可扩展性不强等问题。
技术实现要素：
本发明要解决的技术问题在于针对现有级联型高压变频控制系统存在的响应速度受通信接口影响、不具有远程维护升级功能、用户接口较少需要外扩plc、主控可扩展性不强等而设计了一种多处理器架构的级联型高压变频器主控系统；该主控系统使用了arm+fpga+dsp架构，多处理器互为补充，为控制系统提供了丰富的外部接口，以该控制系统为平台可进行高性能的算法控制和实时系统监测及保护。
为达到上述目的，本发明的技术方案如下：
一种多处理器架构的级联型高压变频器主控系统，所述高压变频器主控系统包括：
一arm电路单元，arm电路单元用于处理外部通信，分担了高压变频器中通信部分的功能；
一fpga电路单元，fpga电路单元用于实现内部高实时性处理及故障保护；
一dsp电路单元，dsp电路单元用于高压变频算法处理；
arm电路单元与dsp电路单元间的通信通过fpga电路单元内部的双口ram进行数据实时交互。
在本发明的一个实施例中，所述arm电路单元包括cortexm4核arm芯片，cortexm4核arm芯片设有以太网数据接口、profibusdp接口、canbus接口以及modbus485接口；
所述fpga电路单元包括fpga芯片以及与fpga芯片连接的光纤驱动芯片和lvds接口芯片，lvds接口芯片设有28对光纤通信扩展接口，光纤驱动芯片设有4路光纤通信接口，fpga芯片具有编码器接口、控制i/o接口、压频变换电路、过零检测输入电路以及故障检测输入电路；
所述dsp电路单元包括高性能浮点dsp芯片以及与高性能浮点dsp芯片连接的串行flash芯片、flash芯片、rtc电路、第一高精度a/d采样芯片、第二高精度a/d采样芯片；第一高精度a/d采样芯片、第二高精度a/d采样芯片还与fpga芯片连接。
在本发明的一个实施例中，所述arm电路单元还包括隔离芯片，隔离芯片用于对以太网数据接口、profibusdp接口、canbus接口以及modbus485接口进行信号隔离。
通过上述技术方案，本发明的有益效果是：
本发明具有多处理器架构，对外通信功能全部由arm电路单元处理，具有丰富的外部接口，支持远程状态监测及远程系统软件升级，无需外扩plc；fpga电路具有故障响应快、系统易于升级和扩展的特点，光纤扩展使用了差分接口方式，提高系统抗干扰性；高性能浮点dsp芯片外接高精度ad，专注于算法处理，同时处理器间通过双并口ram地方式进行数据交互，提高了系统响应速度和控制精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明结构框图；
图2为本发明arm电路单元连接示意图；
图3为本发明dsp电路单元连接示意图；
图4为本发明fpga电路单元连接示意图；
图中数字和字母所表示的相应部件名称：
100、arm电路单元110、cortexm4核arm芯片120、以太网数据接口130、profibusdp接口140、canbus接口150、modbus485接口200、fpga电路单元210、fpga芯片211、编码器接口212、控制i/o接口213、压频变换电路214、过零检测输入电路215、故障检测输入电路220、光纤驱动芯片221、光纤通信接口230、lvds接口芯片231、光纤通信扩展接口300、dsp电路单元310、高性能浮点dsp芯片320、串行flash芯片330、flash芯片340、rtc电路350、第一高精度a/d采样芯片360、第二高精度a/d采样芯片。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
参见图1所示，本发明公开了一种多处理器架构的级联型高压变频器主控系统，高压变频器主控系统包括arm电路单元100、fpga电路单元200以及dsp电路单元300；arm电路单元100与dsp电路单元300间的通信通过fpga电路单元200内部的双口ram进行数据实时交互；arm电路单元100用于处理外部通信，分担了高压变频器中通信部分的功能；fpga电路单元200用于实现内部高实时性处理及故障保护；dsp电路单元300用于高压变频算法处理。
本发明arm电路单元100包括cortexm4核arm芯片110，cortexm4核arm芯片110设有以太网数据接口120、profibusdp接口130、canbus接口140以及modbus485接口150；fpga电路单元200包括fpga芯片210以及与fpga芯片连接的光纤驱动芯片220和lvds接口芯片230，lvds接口芯片230设有28对光纤通信扩展接口231，光纤驱动芯片220设有4路光纤通信接口221，fpga芯片210具有编码器接口211、控制i/o接口212、压频变换电路213、过零检测输入电路214以及故障检测输入电路215；dsp电路单元300包括高性能浮点dsp芯片310以及与高性能浮点dsp芯片连接的串行flash芯片320、flash芯片330、rtc电路340、第一高精度a/d采样芯片350、第二高精度a/d采样芯片360；第一高精度a/d采样芯片350、第二高精度a/d采样芯片360还与fpga芯片210连接。
arm电路单元100还包括隔离芯片(图中未画出)，隔离芯片用于对以太网数据接口、profibusdp接口、canbus接口以及modbus485接口进行信号隔离。
如附图2所示，arm电路单元，arm芯片与网络协议栈芯片直接通过并口相连，网络芯片上的phy输出与网络变压器相连，其中nwe、nrd、ncs1、a[12..0]、d[15..0]，为arm芯片的fsmc接口，使用了其中的ncs1作为网络芯片的片选，int[3..0]为arm芯片的gpio口，通过gpio中断分别可对应为4个socket，可实现快速以太网连接。profibus芯片也为并行接口，使用了16位宽的数据总线形式(d[15..0])，可与arm芯片进行高速数据交互，profibus芯片片选使用了arm芯片的fsmc接口的ncs2；同时使用一根gpio口线作为profibus的中断口线，即时响应通信命令，profibus输出通过磁隔离芯片进行隔离，提高系统抗干扰性；另外arm电路单元实现了一路隔离485接口和一路隔离can接口，通过磁隔离芯片，输出，信号口线分别对应rxd、txd、rts、cantxd和canrxd；arm电路单元充分利用了arm芯片的对外通信能力，可满足多种外部通信需求。
如附图3所示，dsp电路单元中，具有一片512kb的fram，与dsp通过emif口连接，其中由于emifa地址线不够，使用了4根口线模拟a[17..13]；dsp芯片通过串行flash存储程序和大容量数据，利用了dsp的spi0接口，片选spi_cs、串行时钟spi_clk、串行数据出spi_do和串行数据spi_di分别与串行flash芯片的cs、clk、mosi、miso连接；rtc电路与串行flash类似，不过使用了dsp的spi1接口，同时dsp电路单元具有备份电池，可保证掉电后实时时钟仍能继续运行，确保故障记录时间准确；dsp电路单元中，dsp还与两片高精度ad进行了连接，连接接口为并行总线方式，其中为了防止总线负载过多和总线信号隔离，增加了一片总线信号隔离芯片，隔离芯片片选由两个ad的共同cs通过与门形成，保证不读取ad时，隔离芯片输出为高阻态，ad芯片的触发和控制信号通过fpga产生，信号分别为启动转换convst、正在转换busy、ad复位reset，另外dsp还有专门一路fint信号与fpga相连，用于指示ad转换结束，这种架构可使采样时间更精确、dsp等待时间更短；
如附图4所示结合附图1，fpga电路单元中，编码器输入a、b、z通过光藕隔离后，进入到fpga的encode_a、encode_b和encode_z口线；压频变换电路通过压频变换芯片，将电压输入转换为频率信号，通过高速光藕隔离后，进入fpga的vf_in口线，提供了额外的模拟输入通道；用于同步采样用的过零检测电路，通过对输入交流电压与零电位进行比较，产生过零脉冲，进入到fpga的nz_in口线；通过其它渠道获得的过压、过流、过温故障输入，直接进入到fpga的ov_in、ot_in、ioc_in口线；15路控制用数字i/o经过光藕隔离后进入到fpga的i[15..0]和o[15..0]口线；
直接连接光纤通信接口使用了4对光纤收发器，通过电平转换芯片将光纤输入、输出5vttl电信号，转换为fpga口线可以接受的3.3vlvcmos信号，共使用了fpga的fia[3..0]和foa[3..0]共8根口线；另外使用了lvds接口芯片(ti的ds90cf384mtd)进行光纤通信扩展输入输出，28对输入输出连接到fpga的erx[27..0]口线和etx[27..0]口线，lvds输入和输出接口芯片均具有使能输入，连接到可在不使用时关闭相应输入输出，分别连接到fpga的ten和ren口线；使用差分输入输出方式，提高了光纤扩展的抗干扰性；
fpga电路单元中，fpga同时作为dsp电路单元和arm电路单元的桥梁，分别与dsp的emif并口和arm的fsmc并口相连；armfsmc的片选使用ncs3与fpgaacs口线相连；dsp的emif并口片选适用ncs5与fpgadcs口线相连；除了公用的读信号rd、写信号wr、数据总线d[15..0]外，还使用了两个await、dwait口线连接到对应的nwait脚，用于防止突发访问冲突；dsp另外使用了三根口线fa[15..13]用于模拟地址信号；而arm、fpga和dsp之间也增加了aint[3..0]和bint[3..0]4对口线，用于进行处理器间握手通信。
本发明提出了一种基于arm+fpga+dsp架构的级联型高压变频器主控系统，具有接口丰富、实时性高、可扩展性佳、抗干扰能力强的特点，满足了级联型高压变频器的各种控制需求。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。