专利名称：用于集成电路的散热器集成功率递送和分布的制作方法
技术领域：
本申请主要地涉及一种改进的数据处理装置和方法，并且更具体地涉及用于经由散热器向集成电路的集成功率递送和分布的机构。
背景技术：
三维(3D)集成通过在芯片堆叠内的层之间的增加的互连性来提供用于微处理器架构的性能提高。然而堆叠外电连接性(信号和功率)仍然实施于芯片堆叠的仅一个表面上而不随着层数而升级。随着互补金属氧化物半导体(CMOS)晶体管的进一步升级，C4数目将由于C4节距随时间缓慢减少而甚至对于单个裸片也是不够的。对于3D芯片堆叠而言，这造成严重设计约束并且减少来自竖直集成的可能性能增益。
发明内容
在一个实施例中，提供一种三维(3D)超大规模(VLSI)设备。该3D VLSI设备包括:处理器层，经由第一组耦合设备耦合到至少一个信令和输入/输出(I/O)层。该3D VLSI设备还包括:散热器，经由第二组耦合设备耦合到处理器层。在该3D VLSI设备中，散热器在一面上包括多个槽。在该3D VLSI设备中，多个槽中的每个槽提供用于向处理器层递送功率的路径或者用于向处理器层递送接地的路径。在该3D VLSI设备中，散热器仅专用于向三维VLSI设备的元件递送功率而不向元件提供数据通信信号。在该3D VLSI设备中，至少一个信令和输入/输出(I/O)层仅专用于向处理器层传输数据通信信号和从处理器层接收数据通信信号而不向处理器层的元件提供功率。在另一示例实施例中，提供一种数据处理系统。该数据处理系统包括:处理器层，经由第一组耦合设备耦合到至少一个信令和输入/输出(I/o)层。该数据处理系统也包括:散热器，经由第二组耦合设备耦合到处理器层。在该数据处理系统中，散热器在一面上包括多个槽。在该数据处理系统中，多个槽中的每个槽提供用于向处理器层递送功率的路径或者用于向处理器层递送接地的路径。在该数据处理系统中，散热器仅专用于向三维VLSI设备的元件递送功率而不向元件提供数据通信信号。在该数据处理系统中，至少一个信令和输入/输出(I/O)层仅专用于向处理器层传输数据通信信号和从处理器层接收数据通信信号而不向处理器层的元件提供功率。在又一示例实施例中，提供一种在数据处理系统中的方法，用于经由三维超大规模集成(VLSI)设备中的散热器向集成电路的集成功率递送和分布。该示例实施例使用第一组耦合设备将处理器层耦合到至少一个信令和输入/输出(I/O)层。该示例实施例使用第二组耦合设备将散热器耦合到处理器层。在该示例实施例中，散热器在一面上包括多个槽。在示例实施例中，多个槽中的每个槽提供用于向处理器层递送功率的路径或者用于向处理器层递送接地的路径。在该示例实施例中，散热器仅专用于向三维VLSI设备的元件递送功率而不向元件提供数据通信信号。在该示例实施例中，至少一个信令和输入/输出(I/0)层仅专用于向处理器层传输数据通信信号和从处理器层接收数据通信信号而不向处理器层的元件提供功率。本发明的这些和其它特征和优点将在对本发明的示例实施例的下文具体描述中被描述或者将考虑下文具体描述而变得为本领域普通技术人员所清楚。
将通过参照在与以下附图结合阅读时的对示例实施例的下文具体描述来最好地理解本发明及其优选实施方式以及更多目的和优点:图1描绘数据处理系统的框图，示例实施例的一些方面可以有利地利用该数据处理系统；图2描绘根据一个示例实施例的三维(3D)超大规模集成(VLSI)架构的一个例子；并且图3A-图3C描绘根据一个示例实施例的功率递送系统实现方式的例子。
具体实施例方式一个示例实施例提供一种用于通过将三维(3D)堆叠的一侧专用于功率递送而3D堆叠的另一侧专用于高速信令递送来优化在3D堆叠中的半导体封装的机构。然后，通过使用硅通孔(TSV)来解决用于3D堆叠的功率递送和高速信号问题。在另一示例实施例中，经由散热器提供3D堆叠所需多个功率电压的递送，该散热器向3D堆叠的各种集成电路提供集成功率递送和分布。因此，在包括分布式数据处理环境、单个数据处理设备等的许多不同类型的数据处理环境中利用示例实施例。为了提供用于描述示例实施例的具体单元和功能的情境，下文提供图1作为其中可以实施示例实施例的一些方面的例子环境。尽管参照图1的描述将主要聚焦于用于如下三维处理器芯架构的单个数据处理设备实现方式，该三维处理器芯架构通过增加的互连性和更高封装密度提供性能提高，但是这仅为例子而未旨在于声明或者暗示关于本发明的特征的任何限制。恰好相反，示例实施例旨在于包括分布式数据处理环境和实施例，在这些分布式数据处理环境和实施例中，可以针对三维处理器芯架构提供通过增加的互连性和更高封装密度实现的性能提高。现在参照附图并且具体参照图1，描绘数据处理系统的框图，示例实施例的一些方面可以有利地利用该数据处理系统。如图所示，数据处理系统100包括处理器单元
11Ia-1 I In。处理器单元11 Ia-1 I In中的每个处理器单元包括处理器和高速缓存存储器。例如处理器卡Illa包含处理器112a和高速缓存存储器113a，并且处理器卡11 In包含处理器112n和高速缓存存储器113n。处理器单元Illa-1lln连接到主总线115。主总线115支持包含处理器单元Illa-1lln和存储器卡123的系统平面120。系统平面也包含数据交换机121和存储器控制器/高速缓存122。存储器控制器/高速缓存122支持包括本地存储器116的存储器卡123，该本地存储器具有多个双列直插存储器模块(DIMM)。数据交换机121连接到位于本机I/0(N10)平面124内的总线桥接器117和总线桥接器118。如图所示，总线桥接器118经由系统总线119连接到外围部件互连(PCI)桥接器125和126。PCI桥接器125经由PCI总线128连接到多种I/O设备。如图所示，硬盘136可以经由小型计算机系统接口(SCSI)主机适配器130连接到PCI总线128。图形适配器131可以直接或者间接连接到PCI总线128。PCI桥接器126经由PCI总线127通过网络适配器134和适配器卡槽135a-135n提供用于外部数据流的连接。工业标准架构(ISA)总线129经由ISA桥接器132连接到PCI总线128。ISA桥接器132通过具有串行连接Serial I和Serial 2的NIO控制器133提供互连能力。软驱连接、键盘连接和鼠标连接由NIO控制器133提供以允许数据处理系统100接受经由对应输入设备从用户输入的数据。此外，连接到ISA总线129的非易失性RAM(NVRAM) 140提供用于保留某些类型的数据免于系统破坏或者系统故障(诸如电源问题)的非易失性存储器。系统固件141也连接到ISA总线129用于实施初始基本输入/输出系统(BIOS)功能。月艮务处理器144连接到ISA总线129以提供用于系统诊断或者系统维修的功能。操作系统(OS)存储于硬盘136上，该硬盘也可以提供用于由数据处理系统执行的附加应用软件的存储。NVRAM 140用来存储用于现场可更换单元(FRU)隔离的系统变量和错误信息。在系统启动期间，引导程序加载操作系统并且启动操作系统执行。为了加载操作系统，自举程序先确定来自硬盘136的操作系统内核类型、向存储器中加载OS并且跳向操作系统内核提供的初始地址。通常向数据处理系统内的随机存取存储器(RAM)中加载操作系统。一旦加载和初始化，操作系统控制程序执行并且可以提供服务，诸如资源分配、调度、输入/输出控制和数据关联。在利用多个不同硬件配置和软件(诸如自举程序)和操作系统的多种数据处理系统中实现示例实施例。数据处理系统100可以例如是独立系统或者是网络(诸如局域网(LAN)或者广域网(WAN))的部分。在已知的三维(3D)超大规模集成(VLSI)架构中，功率递送与高速信令经由C4焊球或者管脚混合到3D VLSI芯片堆叠。然而可以实施的C4管脚的可能数目限制该最大输入/输出(I/O)带宽和功率递送。为了以最小电压降跨越芯片堆叠分布功率，需要151节距的C4。因此仅很少数C4可以在每平方毫米44个C4这一限制的情况下用于信令从而约束通信带宽。另外，通过如在已知现有技术中目前做到的那样在3D VLSI芯片堆叠的一侧上混合功率递送与高速信令，无论冷却设备是由空气还是液体冷却，都由于相对芯片堆叠表面上的冷板的全访问而使从结到冷却设备的热路径最少。也在二维VLSI架构中经由C4焊球或者管脚实施功率递送与高速信令的相似混合。因此，尽管下文描述涉及3D VLSI架构，但是也可以针对其它维度的VLSI架构实施示例实施例而不脱离本发明的精神实质和范围。图2描绘根据一个示例实施例的三维(3D)超大规模集成(VLSI)架构的一个例子。为了增加功率递送以支持将来的互补金属氧化物半导体(CMOS)技术，3D VLSI架构200包括高性能高功率处理器层202，该处理器层包括多个处理器芯。功率递送层204经由第一多个C4焊球206从数据处理系统212向高性能高功率处理器层202递送功率(Vdd)和接地，这些焊球在尺寸和/或几何形状方面被优化用于向多个处理器芯中的每个处理器芯递送所需功率。尽管示例实施例使用C4焊球，但是可以使用其它类型的耦合，诸如铜柱而不脱离本发明的精神实质和范围。下文将具体讨论功率递送层204的可能实现方式。功率递送层204可以使用任何类型的耦合机构(诸如在系统板上形成的连接器、与电源的电缆连接等)来耦合到数据处理系统212。与已知系统相对地，使用功率递送层204以经由3DVLSI架构200的一侧提供功率增加C4管脚数目，并且将功率递送增加至每平方厘米100瓦特这一目前限制以上。此外，经由3D VLSI架构200的一侧提供功率减少在与功率混合于3D VLSI堆叠的相同侧上时的信号路径上目前经历的功率噪声。另外，可以由于从功率递送层204的直接功率递送而去除为了通过衬底/板214以及信令和输入/输出(I/O)层208向处理器层202递送功率而需要的TSV。尤其是对于大尺寸的存储器块而言，从一侧提供功率节省有源硅面积，并且不因突出的TSV而引起宏观再设计。3D VLSI架构200也包括高速信令和I/O层208，该层包括多个高速信令设备，这些信令设备可以包括存储器、开关、存储器存储控制器等。为了向高速信令和I/O层208的高速信令设备提供功率，3D VLSI架构200提供微C4 (ii C4)层210。功率从功率递送成204通过C4焊球206、经由处理器层202内的硅通孔(TSV)通过处理器层、通过U C4层210到达高速信令和I/O层208。在处理器层202的裸片的一侧上的接触焊盘提供C4焊球206中的一个或者多个C4焊球到处理器层202中的TSV的连接，该TSV通过处理器层202向在处理器层202的另一侧上的接触焊盘传递功率。在处理器层202的另一侧上的接触焊盘提供每个TSV到ii C4层210中的ii C4焊球的连接。使用U C4层210中的微y C4允许在处理器层202与高速信令和I/O层208之间的更高互连密度。功率还可以从iiC4层210向高速信令和I/O层208的一侧传递。在高速信令和I/O层208的该侧上的接触焊盘提供U C4层210中的一个或者多个U C4到高速信令和I/O层208中的TSV的连接，该TSV通过高速信令和I/O层208向在高速信令和I/O层208的另一侧上的接触焊盘传递功率。尽管描绘仅一个高速信令和I/O层208，但是示例实施例认识到可以经由C4焊球和TSV的附加层实施并且连接任何数目的高速信令和I/O层。不仅UC4层210向高速信令和I/O层208提供功率，而且U C4层210也以与针对从一层向另一层的功率递送的上文描述相似的反向方式提供用于在高性能高功率处理器层202与高速信令和I/O层208之间的信令的连通性。为了高速信令和I/O层208与数据处理系统212传输和接收信号，高速信令和I/O层208经由第二多个C4焊球216耦合到数据处理系统212的衬底/板214。除了提供用于高速信令和I/O的连通性之外，第二多个C4焊球216也提供用于接地的连通性以及可能不由功率递送层204经由y C4层210提供的任何低功率要求。因此，高速信令和I/O层208包括与用于屏蔽、功率递送、参考接地和用于(更)低功率芯片的可选功率的接地管脚混合的用于信号的C4管脚。因此，3D VLSI架构200提供用于经由3D堆叠的一侧的信号/接地和经由3D对的相反侧的电压/接地的专用I/O。为了与高性能高功率处理器层202以及高速信令和I/O层208 二者的连通性，示例实施例提供不同几何形状和节距的不同专用技术，诸如C4、u C4或者宏C4。功率递送系统204可以经由功率焊盘或者功率带提供功率，而可以经由衬底/板214向高速信令和I/O层208建立电感、电容或者光学信号。用于高性能高功率处理器层202的不同功率域的更灵活和粒度的功率管脚布置减少与混合信令和I/O与功率关联的限制。也就是说，与第一多个C4焊球206关联的不同C4节距和几何形状精确地模仿高性能高功率处理器层202的处理单元/处理芯的功率域。另外，通过不混合功率与信令和I/0，减少功率递送中的电感，因此减少信号和I/O路径中的功率噪声。图3A-图3C描绘根据一个示例实施例的功率递送系统实现方式的例子。在图3A中所示示例实施例中，散热器302在散热器302的一面上包括槽304，这些槽将直接耦合到提供与高性能高功率处理器层的连通性的第一多个C4焊球。槽304中的每个槽包括在散热器302的金属与导体312之间的绝缘材料310，这些导体供应从耦合的电源到第一多个C4焊球的用于功率和接地的路径。绝缘材料310可以包括任何绝缘材料，诸如陶瓷、氧化物、诸如氮化铝(AlN)、氧化铝(A1203)、二氧化硅(Si02)、聚合物等。散热器302可以包括任何导热材料，诸如铜、铝等。导体312可以包括任何导电材料，诸如铜、铝等。根据高性能高功率处理器层的处理单元/处理芯的所需电压，槽304中的导体312中的一个或者多个导体可以供应一个电压，而导体312中的另一个或者多个导体供应不同电压，诸如1.00伏特、
1.10伏特、1.20伏特等，而导体312中的另一个或者多个导体可以供应接地电势。此外，散热器302可以用于接地电势，只要散热器302耦合到数据处理系统的接地电势。使用示例散热器302提供功率递送中的很低阻抗，减少噪声并且减少与其它类型的功率递送系统关联的面积影响。在图3B中，示出散热器302的面视图，该图指示槽304跨越散热器302的、待直接耦合到第一多个C4焊球的面延伸。此图仅示出无绝缘材料或者传导材料的槽。在这一例子中，高性能高功率处理器层的架构将使得将需要布置高性能高功率处理器芯的处理单元/处理芯的各种功率管脚使得C4管脚将与散热器302的槽304对准。然而示例实施例不限于仅提供直槽304。图3C描绘散热器302的面视图，该图指示形成槽304使得槽304与高性能高功率处理器芯的处理单元/处理芯的布置相符。此图仅示出无绝缘材料或者传导材料的槽。因此与以直线让槽304跨越散热器302的面或者一路跨越散热器302的面延伸对比，可以形成槽304使得槽304与高性能高功率处理器芯的处理单元/处理芯关联的C4管脚布置相符。因此，示例实施例的散热器提供用于散热器向高性能高功率处理器层提供多个电压而没有去耦合的传导材料。一般可以用热界面材料(通常为粒子填充的聚合物)(诸如热油脂、热粘合剂、热焊盘或者通过焊接或者熔键合)来执行热功率叠层与散热器的热耦合。本发明的描述已经出于示例和描述的目的而加以呈现并且未旨在于穷举或者限制本发明为公开的形式。许多修改和变化将为本领域普通技术人员所清楚。选择和描述实施例以便最好地说明本发明的原理、实际应用并且使本领域其他技术人员能够针对具有如与设想的特定用途相适的各种修改的各种实施例理解本发明。
权利要求
1.一种三维超大规模集成(VLSI)设备，包括: 处理器层，经由第一组耦合设备耦合到至少一个信令和输入/输出(I/O)层；以及 散热器，经由第二组耦合设备耦合到所述处理器层，其中: 所述散热器在一面上包括多个槽， 所述多个槽中的每个槽提供用于向所述处理器层递送功率的路径或者用于向所述处理器层递送接地的路径， 所述散热器仅专用于向所述三维VLSI设备的元件递送功率而不向所述三维VLSI设备的元件提供数据通信信号，并且 所述至少一个信令和输入/输出(I/O)层仅专用于向所述处理器层传输所述数据通信信号和从所述处理器层接收所述数据通信信号而不向所述处理器层的元件提供功率。
2.根据权利要求1所述的三维VLSI设备，其中所述多个槽中的每个槽包括在所述散热器与供应用于功率的所述路径或者用于接地的所述路径的导体之间的绝缘材料。
3.根据权利要求2所述的三维VLSI设备，其中所述绝缘材料是陶瓷、氧化物或者聚合物中的至少一种。
4.根据权利要求3所述的三维VLSI设备，其中所述氧化物是氮化铝(AlN)、氧化铝(A1203)或者二氧化硅(Si02)中的至少一种。
5.根据权利要求2所述的三维VLSI设备，其中所述散热器是导热材料，并且其中所述导热材料是铜或者铝中的至少一种。
6.根据权利要求2所述的三维VLSI设备，其中所述导体是铜或者铝中的至少一种。
7.根据权利要求1所述的三维VLSI设备，其中所述散热器提供用于所述处理器层的接地电势。
8.根据权利要求1所述的三维VLSI设备，其中所述多个槽与所述处理器层中的多个处理器的布置相符。
9.一种数据处理系统，包括: 处理器层，经由第一组耦合设备耦合到至少一个信令和输入/输出(I/O)层；以及 散热器，经由第二组耦合设备耦合到所述处理器层，其中: 所述散热器在一面上包括多个槽， 所述多个槽中的每个槽提供用于向所述处理器层递送功率的路径或者用于向所述处理器层递送接地的路径， 所述散热器仅专用于向所述数据处理系统的元件递送功率而不向所述数据处理系统的元件提供数据通信信号，并且 所述至少一个信令和输入/输出(I/o)层仅专用于向所述处理器层传输所述数据通信信号和从所述处理器层接收所述数据通信信号而不向所述处理器层的元件提供功率。
10.根据权利要求9所述的数据处理系统，其中所述多个槽中的每个槽包括在所述散热器与供应用于功率的所述路径或者用于接地的所述路径的导体之间的绝缘材料。
11.根据权利要求10所述的数据处理系统，其中所述绝缘材料是陶瓷、氧化物或者聚合物中的至少一种。
12.根据权利要求11所述的数据处理系统，其中所述氧化物是氮化铝(A1N)、氧化铝(A1203)或者二氧化硅(Si02)中的至少一种。
13.根据权利要求10所述的数据处理系统，其中所述散热器是导热材料，并且其中所述导热材料是铜或者铝中的至少一种。
14.根据权利要求10所述的数据处理系统，其中所述导体是铜或者铝中的至少一种。
15.根据权利要求9所述的数据处理系统，其中所述散热器提供用于所述处理器层的接地电势。
16.根据权利要求9所述的数据处理系统，其中所述多个槽与所述处理器层中的多个处理器的布置相符。
17.一种在数据处理系统中用于经由三维超大规模集成(VLSI)设备中的散热器向集成电路的集成功率递送和分布的方法，所述方法包括: 使用第一组耦合设备将处理器层耦合到至少一个信令和输入/输出(I/O)层；并且 使用第二组耦合设备将所述散热器耦合到所述处理器层，其中: 所述散热器在一面上包括多个槽， 所述多个槽中的每个槽提供用于向所述处理器层递送功率的路径或者用于向所述处理器层递送接地的路径， 所述散热器仅专用于向所述三维VLSI设备的元件递送功率而不向所述三维VLSI设备的元件提供数据通信信号，并且 所述至少一个信令和输入/输出(I/O)层仅专用于向所述处理器层传输所述数据通信信号和从所述处理器层接收所述数据通信信号而不向所述处理器层的元件提供功率。
18.根据权利要求17所述的方法，其中所述多个槽中的每个槽包括在所述散热器与供应用于功率的所述路径或者用于接地的所述路径的导体之间的绝缘材料。
19.根据权利要求18所述的方法，其中所述绝缘材料是陶瓷、氧化物或者聚合物中的至少一种。
20.根据权利要求19所述的方法，其中所述氧化物是氮化铝(AlN)、氧化铝(A1203)或者二氧化硅(Si02)中的至少一种。
21.根据权利要求18所述的方法，其中所述散热器是导热材料，并且其中所述导热材料是铜或者铝中的至少一种。
22.根据权利要求18所述的方法，其中所述导体是铜或者铝中的至少一种。
23.根据权利要求17所述的方法，其中所述散热器提供用于所述处理器层的接地电势。
24.根据权利要求17所述的方法，其中所述多个槽与所述处理器层中的多个处理器的布置相符。
全文摘要
提供一种用于经由散热器的集成功率递送和分布的机构。该机构包括处理器层，经由第一组耦合设备耦合到信令和输入/输出(I/O)层；以及散热器，经由第二组耦合设备耦合到处理器层。在该机构中，散热器在一面上包括多个槽，其中每个槽提供用于向处理器层递送功率的路径或者用于向处理器层递送接地的路径。在该机构中，散热器仅用于向该机构的元件递送功率而不向元件提供数据通信信号，并且信令和I/O层仅专用于向处理器层传输数据通信信号和从处理器层接收数据通信信号而未向处理器层的元件提供功率。
文档编号H01L25/18GK103180946SQ201180051958
公开日2013年6月26日 申请日期2011年10月21日 优先权日2010年10月28日
发明者H·巴罗斯基, A·胡贝尔, H·哈雷尔, T·尼格迈尔, J·祖佩尔, B·米歇尔, T·布伦斯奇维勒, S·帕雷德斯 申请人:国际商业机器公司