本实用新型涉及集成电路中时钟信号处理技术领域，尤其涉及到一种时钟移相控制电路。
背景技术：
PCI总线作为一种先进的总线，它支持热插拔，支持32位或64位数据；支持多外设；具有时钟同步方式；能自动识别外设，速度高等，已广泛应用于计算机扩展设计中。采用PCI总线扩展板卡，有利于系统集成，增加设计的灵活性，因此，研究PCI总线很有意义。
时钟信号是我们常用的信号，各种控制器都需要时钟，各种协议也都需要参考时钟。时钟信号对系统的稳定性具有关键作用，时钟信号的相位不对，常常造成系统不稳定，不能够正确的读写数据。现有的时钟移相中，大多采用FPGA器件的PLL功能；或采用专用的时钟芯片实现。现有的这种时钟移相有一些不足：成本较高，使用了FPGA器件；元器件参数配置复杂，使用专用的时钟芯片；支持的时钟通道有限。
技术实现要素：
本实用新型所要解决的技术问题在于克服现有的基于PCI总线的控制信号的电路的不足，提供了一种时钟移相控制电路。一种时钟移相控制电路具有电路简单，时钟移相方便，通过软件实现；支持时钟移相通道多等优点。
解决上述问题采用的技术方案是：
本实用新型采用集成电路U1(PCI9054)接收从连接器J2发送来的数据，并将接收的数据输出Local总线上，此数据最终是用来配置时钟移相的延时量；采用集成电路U3(DM74LS564)，U5，U7，U9，在Local总线上的控制信号(读写)作用下，锁存Local总线上的数据，并将数据输出到输出端；采用集成电路U2(DS1023)，U4，U6，U8，进行时钟移相，经过电阻R1～R4，输出到连接器J3；采用连接器J1，电阻R5，电容C1，输入将要进行延时的时钟信号。
一种时钟移相控制电路是由PCI电路、延时电路、数据锁存电路、时钟输入电路连接构成。其中，PCI电路的输出端接数据锁存电路的输入端；数据锁存电路的输出端接延时电路的数据输入端；时钟输入电路的数据输出端接延时电路的输入端。一种时钟移相控制电路具有电路简单，时钟移相方便，通过软件实现；
附图说明
图1是本实用新型电气原理方框图。
图2是图1中PCI电路的电子线路原理图。
图3是图1中数据锁存电路，延时电路，时钟输入电路的电子线路原理图。
具体实施方式
下面结合附图和实施例对本实用新型做进一步详细说明。
实施例1
在图1中，本实用新型一种时钟移相控制电路是由PCI电路、延时电路、数据锁存电路、时钟输入电路连接构成。其中，PCI电路的输出端接数据锁存电路的输入端；数据锁存电路的输出端接延时电路的数据输入端；时钟输入电路的数据输出端接延时电路的输入端。
在图2中，本实用新型PCI电路是由连接器J2，集成电路U1连接构成，其中，集成电路U1的引脚1，20，28，35，45，62，70，89，99，109，116，133，141，147，162接3V，集成电路U1的引脚19，27，44，61，69，88，108，115，132，140，176，161接地，连接器J2的引脚57接集成电路U1的引脚51，连接器J2的引脚56接集成电路U1的引脚50，连接器J2的引脚55接集成电路U1的引脚49，连接器J2的引脚54接集成电路U1的引脚48，连接器J2的引脚53接集成电路U1的引脚47，连接器J2的引脚52接集成电路U1的引脚46，连接器J2的引脚51接集成电路U1的引脚43，连接器J2的引脚50接集成电路U1的引脚42，连接器J2的引脚49接集成电路U1的引脚40，连接器J2的引脚48接集成电路U1的引脚39，连接器J2的引脚47接集成电路U1的引脚38，连接器J2的引脚46接集成电路U1的引脚37，连接器J2的引脚45接集成电路U1的引脚36，连接器J2的引脚44接集成电路U1的引脚34，连接器J2的引脚43接集成电路U1的引脚33，连接器J2的引脚42接集成电路U1的引脚32，连接器J2的引脚41接集成电路U1的引脚31，连接器J2的引脚40接集成电路U1的引脚15，连接器J2的引脚39接集成电路U1的引脚14，连接器J2的引脚38接集成电路U1的引脚13，连接器J2的引脚37接集成电路U1的引脚12，连接器J2的引脚36接集成电路U1的引脚11，连接器J2的引脚35接集成电路U1的引脚10，连接器J2的引脚34接集成电路U1的引脚9，连接器J2的引脚33接集成电路U1的引脚8，连接器J2的引脚32接集成电路U1的引脚5，连接器J2的引脚31接集成电路U1的引脚4，连接器J2的引脚30接集成电路U1的引脚3，连接器J2的引脚29接集成电路U1的引脚2，连接器J2的引脚28接集成电路U1的引脚175，连接器J2的引脚27接集成电路U1的引脚174，连接器J2的引脚26接集成电路U1的引脚173，连接器J2的引脚25接集成电路U1的引脚41，连接器J2的引脚24接集成电路U1的引脚30，连接器J2的引脚23接集成电路U1的引脚16，连接器J2的引脚22接集成电路U1的引脚6，连接器J2的引脚21接集成电路U1的引脚17，连接器J2的引脚20接集成电路U1的引脚18，连接器J2的引脚19接集成电路U1的引脚21，连接器J2的引脚18接集成电路U1的引脚23，连接器J2的引脚17接集成电路U1的引脚22，连接器J2的引脚16接集成电路U1的引脚24，连接器J2的引脚15接集成电路U1的引脚29，连接器J2的引脚14接集成电路U1的引脚7，连接器J2的引脚13接集成电路U1的引脚168，连接器J2的引脚12接集成电路U1的引脚167，连接器J2的引脚11接集成电路U1的引脚26，连接器J2的引脚10接集成电路U1的引脚25，连接器J2的引脚9接集成电路U1的引脚52，连接器J2的引脚8接集成电路U1的引脚171，连接器J2的引脚7接集成电路U1的引脚172，连接器J2的引脚6接集成电路U1的引脚169，连接器J2的引脚5接集成电路U1的引脚170，连接器J2的引脚1，2，3，4接地，其中，集成电路U1的型号为PCI9054。
在图3中，本实用新型数据锁存电路是由集成电路U3，U5，U7，U9连接构成，其中，集成电路U3，U5，U7，U9的型号为DM74LS564，集成电路U3，U5，U7，U9的引脚1，10接地，集成电路U3，U5，U7，U9的引脚5接5V，集成电路U3，U5，U7，U9的引脚11接集成电路U1的引脚90，集成电路U3的引脚2接集成电路U1的引脚131，集成电路U3的引脚3接集成电路U1的引脚130，集成电路U3的引脚4接集成电路U1的引脚129，集成电路U3的引脚5接集成电路U1的引脚128，集成电路U3的引脚6接集成电路U1的引脚127，集成电路U3的引脚7接集成电路U1的引脚126，集成电路U3的引脚8接集成电路U1的引脚125，集成电路U3的引脚9接集成电路U1的引脚124，集成电路U5的引脚2接集成电路U1的引脚123，集成电路U5的引脚3接集成电路U1的引脚122，集成电路U5的引脚4接集成电路U1的引脚121，集成电路U5的引脚5接集成电路U1的引脚120，集成电路U5的引脚6接集成电路U1的引脚119，集成电路U5的引脚7接集成电路U1的引脚118，集成电路U5的引脚8接集成电路U1的引脚117，集成电路U5的引脚9接集成电路U1的引脚114，集成电路U7的引脚2接集成电路U1的引脚113，集成电路U7的引脚3接集成电路U1的引脚112，集成电路U7的引脚4接集成电路U1的引脚111，集成电路U7的引脚5接集成电路U1的引脚110，集成电路U7的引脚6接集成电路U1的引脚107，集成电路U7的引脚7接集成电路U1的引脚106，集成电路U7的引脚8接集成电路U1的引脚105，集成电路U7的引脚9接集成电路U1的引脚104，集成电路U9的引脚2接集成电路U1的引脚103，集成电路U9的引脚3接集成电路U1的引脚102，集成电路U9的引脚4接集成电路U1的引脚101，集成电路U9的引脚5接集成电路U1的引脚100，集成电路U9的引脚6接集成电路U1的引脚98，集成电路U9的引脚7接集成电路U1的引脚97，集成电路U9的引脚8接集成电路U1的引脚96，集成电路U9的引脚9接集成电路U1的引脚95。
时钟输入电路是由连接器J1，电阻R5，电容C1连接构成，连接器J1的引脚2接地，连接器J1的引脚1接电阻R5的一端，电阻R5的另一端接集成电路U2，U4，U6，U8的引脚1，连接器J1的引脚1接电容C1的一端，电容C1的另一端接集成电路U2的引脚1，其中，连接器J1接外部时钟模块。
延时电路是由集成电路U2，U4，U6，U8，电阻R1，R2，R3，R4连接构成，其中，集成电路U2，U4，U6，U8的型号为DS1023，集成电路U2，U4，U6，U8的引脚8，11，14接地，集成电路U2，U4，U6，U8的引脚2，16接5V，集成电路U2的引脚3接集成电路U3的引脚19，集成电路U2的引脚4接集成电路U3的引脚18，集成电路U2的引脚5接集成电路U3的引脚17，集成电路U2的引脚6接集成电路U3的引脚16，集成电路U2的引脚7接集成电路U3的引脚15，集成电路U2的引脚10接集成电路U3的引脚14，集成电路U2的引脚12接集成电路U3的引脚13，集成电路U2的引脚13接集成电路U3的引脚12，集成电路U4的引脚3接集成电路U5的引脚19，集成电路U4的引脚4接集成电路U5的引脚18，集成电路U4的引脚5接集成电路U5的引脚17，集成电路U4的引脚6接集成电路U5的引脚16，集成电路U4的引脚7接集成电路U5的引脚15，集成电路U4的引脚10接集成电路U5的引脚14，集成电路U4的引脚12接集成电路U5的引脚13，集成电路U4的引脚13接集成电路U5的引脚12，集成电路U6的引脚3接集成电路U7的引脚19，集成电路U6的引脚4接集成电路U7的引脚18，集成电路U6的引脚5接集成电路U7的引脚17，集成电路U6的引脚6接集成电路U7的引脚16，集成电路U6的引脚7接集成电路U7的引脚15，集成电路U6的引脚10接集成电路U7的引脚14，集成电路U6的引脚12接集成电路U7的引脚13，集成电路U6的引脚13接集成电路U7的引脚12，集成电路U8的引脚3接集成电路U9的引脚19，集成电路U8的引脚4接集成电路U9的引脚18，集成电路U8的引脚5接集成电路U9的引脚17，集成电路U8的引脚6接集成电路U9的引脚16，集成电路U8的引脚7接集成电路U9的引脚15，集成电路U8的引脚10接集成电路U9的引脚14，集成电路U8的引脚12接集成电路U9的引脚13，集成电路U8的引脚13接集成电路U9的引脚12，集成电路U2引脚15接电阻R1的一端，电阻R1的另一端接连接器J3的引脚1，集成电路U4引脚15接电阻R2的一端，电阻R2的另一端接连接器J3的引脚2，集成电路U6引脚15接电阻R3的一端，电阻R3的另一端接连接器J3的引脚3，集成电路U8引脚15接电阻R4的一端，电阻R4的另一端接连接器J3的引脚4，连接器J3的引脚5接地。
本实用新型的工作原理如下：
系统上电，首先，PCI总线主设备检测到PCI从设备，开始识别PCI从设备；此后，PCI总线主设备开始访问PCI外设：PCI总线上的数据信号从连接器J2的引脚26～57输出，输入到集成电路U1的引脚173～175，2～5，8～15，31～34，36～40，42，43，46～51，其中，集成电路U1的型号为PCI9054，它是PCI接口桥片；PCI总线上的控制信号从连接器J2的引脚25～5输出，输入到集成电路U1的引脚41，30，16，6，17，18，21，23，22，24，29，7，168，167，26，25，52，171，172，169，170，经过集成电路U1的数据处理，它将PCI总线转换为Local总线。
其次，Local总线上的控制信号从集成电路U1的引脚90输出，输入到集成电路U3，U5，U7，U9的引脚11；Local总线上的数据信号从集成电路U1的引脚131～117，114～110，107～100，98～95输出，输入到集成电路U3，U5，U7，U9的引脚2～9，集成电路U3，U5，U7，U9在控制脉冲的作用下，将Local总线上的数据信号锁存到集成电路U3，U5，U7，U9的输出端。
最后，集成电路U2，U4，U6，U8接收从集成电路U3，U5，U7，U9输出的数据，依靠接收的数据配置其延时的大小，经过集成电路U2，U4，U6，U8的处理，移相后的时钟信号从集成电路U2的引脚15输出，经过电阻R1，输出到连接器J3的引脚1；从集成电路U4的引脚15输出，经过电阻R2，输出到连接器J3的引脚2；从集成电路U6的引脚15输出，经过电阻R3，输出到连接器J3的引脚3；从集成电路U8的引脚15输出，经过电阻R4，输出到连接器J3的引脚4。