输出电路和用于提供输出电流的方法与流程

输出电路可以实现为电流吸收器或者电流源。输出电路在输出端子提供输出电流。另外的电路部分耦合到输出端子并且可以对输出端子施加信号。因此，输出电路的另外部分的影响必须保持很小。

本专利申请的目的是提供一种输出电路和用于提供输出电流的方法，其中降低耦合到输出电路的输出端子的其它电路部分的影响。

此目的通过独立权利要求来解决。另外的改进和实施例在从属权利要求中描述。

在实施例中，输出电路包括输出端子、第一电流镜、第一传输晶体管和第一传输端子。第一传输端子经由第一电流镜和第一传输晶体管耦合到输出端子。

有利地，第一传输晶体管被实施以减少其它电路部分提供给输出端子的信号对输出电路的影响。

在实施例中，第一电流镜连接到第一传输端子。第一传输晶体管连接到输出端子。

在实施例中，第一电流镜直接地且永久地连接到第一传输晶体管。第一传输晶体管可以直接地且永久地连接到输出端子。第一电流镜可以直接地且永久地连接到第一传输端子。

在实施例中，除了第一电流镜和第一传输晶体管以外，第一传输端子到输出端子的耦合没有任何晶体管、二极管、电阻器或其它电路部件。

在实施例中，第一电流镜包括第一镜像晶体管和另外的镜像晶体管。第一镜像晶体管的第一端子和另外的镜像晶体管的第一端子连接到第一传输端子。第一镜像晶体管的控制端子连接到另外的镜像晶体管的控制端子。第一镜像晶体管和第一传输晶体管的串联电路将第一传输端子耦合到输出端子。

在实施例中，第一传输端子与输出端子的耦合通过第一镜像晶体管的受控部分和第一传输晶体管的受控部分的串联电路来实现。这种耦合可以没有另外的晶体管的受控部分。

在实施例中，输出电路包括与另外的镜像晶体管的第二端子连接的第一镜像源。第一镜像源控制通过另外的镜像晶体管的电流。如果第一传输晶体管处于导电状态，第一镜像源控制流过第一镜像晶体管的电流并且由此控制流过输出端子的电流。流过第一镜像晶体管的电流可以与流过输出端子的输出电流相等。第一镜像源实现为电流源。第一镜像源可以称为第一镜像电流源。

在实施例中，第一电流镜与输出端子之间的晶体管数量正好是一。

在实施例中，第一传输端子与输出端子之间的晶体管数量正好是二。

在实施例中，第一传输晶体管实现为场效应晶体管。第一传输晶体管具有与第一传输晶体管和第一电流镜之间的第一节点连接的体端子。

在实施例中，输出电路的第一节点开关设置在第一公共端子与第一传输晶体管和第一电流镜之间的第一节点之间。

在实施例中，输出电路的第一控制开关设置在第一公共端子和第一传输晶体管的控制端子之间。

在实施例中，输出电路包括具有第一控制晶体管与至少第一二极管的第一串联电路的第一控制路径。第一串联电路将第一传输晶体管的控制端子耦合到第一公共端子。

在实施例中，第一控制晶体管的控制端子连接到第一传输晶体管与第一电流镜之间的第一节点。

在实施例中，第一控制路径包括将第一传输端子耦合到第一串联电路的第一电流源。

在实施例中，输出电路被配置为电流源或电流吸收器或组合的电流源和电流吸收器。

在实施例中，第一电流镜和第一传输晶体管形成电流源。因此，输出电路可以配置为单个电流源。输出电流经由输出端子从输出电路流动到负载。输出电流可以具有正值。

在进一步改进中，第一传输端子实现为源端子。第一电流镜可以包括至少两个p沟道场效应晶体管。第一电流镜可以由p沟道场效应晶体管来实施。第一传输晶体管可以实施为n沟道场效应晶体管。

在实施例中，第一传输端子通过n沟道场效应晶体管与p沟道场效应晶体管的串联电路耦合到输出端子。有利地，这样的组合能够实现输出端子处的电压比第一传输端子处的电压高。

在实施例中，第一传输晶体管的沟道类型与第一镜像晶体管的沟道类型不同。另外的镜像晶体管和第一镜像晶体管具有相同的沟道类型。由于第一传输晶体管的沟道类型与第一镜像晶体管的沟道类型不同，因此第一传输晶体管可以能够阻断电流流过输出端子。

在进一步改进中，输出电路包括第二电流镜、第二传输晶体管以及经由第二电流镜和第二传输晶体管耦合到输出端子的第二传输端子。在实施例中，第二电流镜和第二传输晶体管形成电流吸收器。因此，输出电路可以配置为组合的电流源和电流吸收器。

在可替代实施例中，第一电流镜和第一传输晶体管形成电流吸收器。因此，输出电路可以配置为单个电流吸收器。上述限定的输出电流可以具有负值。

在可替代实施例中，第一传输端子实现为吸收器端子。第一电流镜可以包括至少两个n沟道场效应晶体管。第一电流镜可以由n沟道场效应晶体管来实施。第一传输晶体管可以实施为p沟道场效应晶体管。有利地，由于第一传输晶体管的沟道类型与第一镜像晶体管的沟道类型不同，因此第一传输晶体管可以能够阻断电流流过输出端子。

在实施例中，输出电路实施为具有任意输出电位的通用高电压电流吸收器或高电压电流源。输出电路可以通过高压互补金属氧化物半导体工艺(简称cmos工艺)来制造。

在实施例中，当输出电路未导通或者未由特殊装置保护时，输出电路允许过驱动输出端子。因此，当源/吸收器未导通或者未由特殊装置保护时，输出电路允许过驱动电流源(吸收器)的输出端子高于(低于)单独电源。

无论源(吸收器)的供电轨如何，输出电路能够将输出端子切换到所用工艺中允许的任何电压。不需要特殊的外部控制信号或偏置电压或外部提供的电压。源(吸收器)的电位能够是相同的或能够是任意的。输出端子可以称为输出节点。

在实施例中，输出电路被配置为使得第一传输晶体管在输出电路的空闲状态下阻断输出电流，与在输出端子处分接的输出电压是高于还是低于提供给第一传输端子的第一电压无关。

在实施例中，一种用于提供输出电流的方法包括通过第一电流镜和第一传输晶体管来控制输出电流，以及在输出端子处提供输出电流。第一电流镜和第一传输晶体管设置在第一传输端子和输出端子之间。

在输出电路的空闲状态下，输出电流为零。然而，耦合到输出端子的另外的电路部分可以将输出电压施加到输出端子。

在实施例中，第一传输晶体管在输出电路的空闲状态下阻断输出电流，与输出电压是高于还是低于提供给第一传输端子的第一电压无关。

在实施例中，第一传输晶体管在输出电路的空闲状态下阻断输出电流，即使输出电压高于第一电压。例如，如果输出电路配置为电流源，可以是这种情况。此外，如果输出电压低于第一电压，第一传输晶体管在输出电路的空闲状态下阻断输出电流。

在实施例中，第一传输晶体管在输出电路的空闲状态下阻断输出电流，即使输出电压低于第一电压。例如，如果输出电路配置为电流吸收器，可以是这种情况。此外，如果输出电压高于第一电压，第一传输晶体管在输出电路的空闲状态下阻断输出电流。

示例性实施例的附图的以下描述可以进一步说明和解释本发明的各方面。具有相同结构和相同效果的设备和电路部分分别具有等同的附图标记。由于在不同附图中在功能方面设备和电路部分彼此相对应，因此不针对每个附图来重复其描述。

图1a与1b示出输出电路的示例性实施例；

图2a至2c示出输出电路的三个示例性实施例；

图3a至3c示出输出电路的三个另外的示例性实施例；以及

图4a与4b示出输出电路的示例性信号。

图1a示出输出电路10的示例性实施例，输出电路10包括输出端子11、第一电流源电路18、第一传输晶体管13以及第一传输端子14。第一电流源电路18和第一传输晶体管13的串联电路将第一传输端子14耦合到输出端子11。第一传输晶体管13与第一电流源电路18形成电流源。

此外，输出电路10可以包括第二电流源电路19、第二传输晶体管16以及第二传输端子17。第二传输晶体管16和第二电流源电路19的串联电路将第二传输端子17耦合到输出端子11。第二传输晶体管16与第二电流源电路19形成电流吸收器。

输出电路10的输出端子11可以与负载20耦合。负载20可以包括至少一个电阻器和/或至少一个电容器。第一负载开关21可以将输出端子11耦合到第一负载电压源22。第二负载开关23可以将输出端子11耦合到第二负载电压源24。

输出电流iout在输出端子11处提供。输出电流iout可以具有正电流值或负电流值。第一电流源电路18由第一电流控制信号s1控制。第一传输晶体管13由第一数字信号s2控制。第二电流源电路19由第二电流控制信号s3控制。此外，第二传输晶体管16由第二数字信号s4控制。

第一负载电压源22产生第一负载电压va。第二负载电压源24提供第二负载电压vb。第一电压v1在第一传输端子14处分接(tap)。第二电压v2在第二传输端子17处分接。与第二电压v2相比，第一电压v1可以是正的。

在源运行模式，第一数字信号s2将第一传输晶体管13设置为导电状态并且第一电流源电路18提供具有正值的输出电流iout。第一电流控制信号s1控制输出电流iout的值。在源运行模式，第二传输晶体管16通过第二数字信号s4设置为非导电状态。

在吸收器运行模式，第二数字信号s4将第二传输晶体管16设置为导电状态。因此，电流能够流过第二电流源电路19。因此，输出电流iout具有负值。第二电流控制信号s3控制输出电流iout的值。在吸收器运行模式，第一传输晶体管13通过第一数字信号s2设置为非导电状态。

因此，在源运行模式，第一数字信号s2和第二数字信号s4设置输出电路10使得输出电路10被激活为电流源。输出电流iout是正的。正输出电流iout被定义为经由输出端子11从输出电路10流到负载20的输出电流。

因此，在吸收器运行模式，第一数字信号s2和第二数字信号s4设置输出电路10使得输出电路10被激活为电流吸收器。输出电流iout是负的。

在示例中，输出端子11可以实现为焊盘或者接合焊盘。输出端子11可以包括接触区域。

在示例中，第一传输端子14可以实现为焊盘或者接合焊盘。第一传输端子14可以包括接触区域。

在示例中，第二传输端子17可以实现为焊盘或者接合焊盘。第二传输端子17可以包括接触区域。

图1b示出输出电路10的示例性实施例，其是图1a所示实施例的进一步改进。负载20包括耦合到输出端子11的电容器25。电容器25可以将输出端子11耦合到第二传输端子17。

输出电压vout能够在输出端子11处分接。因此，输出电压vout施加在电容器25的电极之间。输出电压vout可以在输出端子11与第二传输端子17之间分接。通过输出电流iout，电容器25被充电和/或放电。输出电压vout可以具有斜坡的形式。输出电压vout的斜坡的起始点可以例如由第一负载开关21和第一负载电压源22设置。在输出电路10被激活为电流源的情况下，输出电压vout的斜坡具有正斜率。在输出电路10被激活为电流吸收器的情况下，输出电压vout的斜坡具有负斜率。

输出电路10连接到负载20以及两个负载开关21、23。当输出电路10未激活时，负载20能够驱动到第一电压源22和第二电压源24或由第一电压源22和第二电压源24供电，而不管第一负载电压va和第二负载电压vb的电压值如何。当输出电路10激活时(负载开关21和23关断)，输出电流iout经由输出电路10流到/流出负载20。输出电路10实施为高压源/高压吸收器。因此，输出电路10是能够耐受高电压的电流源和/或电流吸收器。

图2a示出输出电路10的另一示例性实施例，其是图1a和图1b所示实施例的进一步改进。输出电路10包括设置在输出端子11与第一传输端子14之间的电流路径上的第一电流镜12和第一传输晶体管13。因此，图1a和图1b所示的第一电流源电路18实施为第一电流镜12。第一电流镜12连接到第一传输端子14。第一电流镜12包括第一镜像晶体管30和另外的镜像晶体管31。第一镜像晶体管30的第一端子和另外的镜像晶体管31的第一端子连接到第一传输端子14。第一镜像晶体管30和另外的镜像晶体管31的控制端子彼此连接并且连接到另外的镜像晶体管31的第二端子。此外，输出电路10包括与另外的镜像晶体管31的第二端子连接的第一镜像源32。

第一镜像晶体管30和另外的镜像晶体管31实现为场效应晶体管。第一镜像晶体管30和另外的镜像晶体管31可以制造为p沟道场效应晶体管。

第一传输晶体管13连接到输出端子11。此外，输出电路10包括设置在第一传输晶体管13和第一电流镜12之间的另外的传输晶体管33。第一镜像晶体管30的第二端子经由另外的传输晶体管33耦合到第一传输晶体管13的第一端子。第一传输晶体管13的第二端子直接连接到输出端子11。因此，第一传输端子14经由包括第一镜像晶体管30、另外的传输晶体管33和第一传输晶体管13的串联电路耦合到输出端子11。第一电流镜12和输出端子11之间的晶体管数量小于或等于2。在图2a所示的实施例中，数量正好是2。

第一传输端子14和输出端子11之间的晶体管数量小于或等于3。在图2a所示的实施例中，所述数量正好是3。

第一传输晶体管13实现为场效应晶体管。第一传输晶体管13可以制造为n沟道场效应晶体管。第一传输晶体管13的体端子与第一传输晶体管13和第一电流镜12之间的第一节点37连接。体端子也能够被称为衬底端子。因此，第一传输晶体管13的体端子与第一传输晶体管13和另外的传输晶体管33之间的第一节点37连接。另外的传输晶体管33的体端子也可以连接到第一节点37。

输出电路10的第一节点开关34将第一节点37耦合到第一公共端子35。输出电路10的第一控制开关36将第一公共端子35耦合到第一传输晶体管13的控制端子。另外的传输晶体管33的控制端子连接到第一传输晶体管13的控制端子。

此外，输出电路10包括第一控制路径40。第一控制路径40设置在第一传输端子14与第一公共端子35之间。第一控制路径40包括第一控制晶体管42与至少第一二极管43的第一串联电路41。第一串联电路41可以包括另外的二极管44。第一控制晶体管42的控制端子连接到第一节点37。第一串联电路41将第一传输晶体管13的控制端子耦合到第一公共端子35。

此外，第一控制路径40包括将第一传输端子14耦合到第一串联电路41的第一电流源47。第一电流源47可以包括串联设置在第一传输端子14和第一串联电路41之间的第一电流源元件48和第一电流开关49。

此外，输出电路10包括控制电路26，控制电路26的输出连接到第一节点开关34、第一控制开关36和第一电流源47的控制端子，并且因此连接到第一电流开关49的控制端子。

第一公共电压vc1能够在第一公共端子35处分接。

控制电路26产生第一数字信号s2并且将其提供给第一电流源47的控制端子。另外的数字信号s5由控制电路26提供给第一节点开关34和第一控制开关36的控制端子。另外的数字信号s5是第一数字信号s2的反相信号。

当输出电路10被设置为源运行模式时，第一电流开关49并且因此还有第一电流源47通过第一数字信号s2设置为导电状态。因此，在源运行模式，第一节点开关34和第一控制开关36处于非导电状态。第一传输晶体管13和另外的传输晶体管33由能够在第一串联电路41两端分接的第一串联电压vs1控制。第一控制晶体管42由能够在第一节点37处分接的第一节点电压vn1控制。

流过第一镜像源32的第一电流i1确定流过另外的镜像晶体管31并且因此还流过第一镜像晶体管30的电流。因此，第一电流i1设置从第一传输端子14流到输出端子11的电流。第一电流i1控制输出电流iout。第一镜像晶体管30和另外的镜像晶体管31的电流驱动能力可以相等。因此，在这种情况下，输出电流iout的值与第一电流i1的值相等。

可替代地，与另外的镜像晶体管31相比，第一镜像晶体管30具有m倍电流驱动能力。在这种情况下，输出电流iout的值是第一电流i1的值的m倍。

第一电压v1可以实现为源电压。第一电流i1可以实施为源电流。因此，输出电路10可以实现为电流源。相对第一公共电压vc1，第一电压v1可以是正的。从输出端子11流向未示出的负载20的输出电流iout具有正值。

第一公共电压vc1可以实现为基准电位或者接地电位，或者可以是第一电压v1和基准电位之间的电压。例如，第一公共电压vc1可以比第一电压v1减一伏特或两伏特小。例如，第一公共端子35可以直接地并且永久地连接到基准电位端子或接地端子。

双n沟道金属氧化物半导体晶体管13、33，简称n-mos晶体管，用于允许反极性情况并且充当过压保护。由于串联配置，那些晶体管13、33可以相当大，以便实现输出电路10的合适导通电阻。

可替代地，给第一传输晶体管13的体端子提供电压，避免第一传输晶体管13的体端子和第一端子之间的二极管电流以及体端子和第二端子之间的二极管电流。另外的传输晶体管33内的二极管电流也被避免。

如果第一传输晶体管13是n沟道场效应晶体管，则相对于第一传输晶体管13的第一端子和第二端子，负电压施加到体端子。

图2b示出输出电路10的另一示例性实施例，其是以上所示实施例的进一步改进。第一传输晶体管13实现为p沟道场效应晶体管。另外的传输晶体管33也实现为p沟道场效应晶体管。第一镜像晶体管30和另外的镜像晶体管31实现为n沟道场效应晶体管。

输出电路10实施为电流吸收器。能够在第一公共端子35处分接的第一公共电压vc1可以实现为正电压，例如vmax。第一公共电压vc1可以是提供给输出电路10的高电压。例如，第一公共电压vc1可以是电源电压vdd。能够在第一传输端子14处分接的第一电压v1可以实施为vsink电压。例如，第一电压v1可以与基准电位相等。相对于第一公共电压vc1，第一电压v1是负的。

由于第一传输晶体管13是p沟道场效应晶体管，因此相对于第一传输晶体管13的第一端子和第二端子，正电压被施加到体端子。

图2c示出输出电路10的另一示例性实施例，其是以上所示实施例的进一步改进。图2c所示的输出电路10的上面部分与图2a所示的输出电路10相同。输出电路10包括图2a所示的电流源。

输出电路10包括设置在输出端子11和第二传输端子17之间的电流路径上的第二电流镜15和第二传输晶体管16。因此，图1a和图1b所示的第二电流源电路19实施为第二电流镜15。第二电流镜15连接到第二传输端子17。第二电流镜15包括第二镜像晶体管50和附加镜像晶体管51。第二镜像晶体管50的第一端子和附加镜像晶体管51的第一端子连接到第二传输端子17。第二镜像晶体管50和附加镜像晶体管51的控制端子彼此连接并且与附加镜像晶体管51的第二端子连接。此外，输出电路10包括与附加镜像晶体管52的第二端子连接的第二镜像源52。

第二传输晶体管16连接到输出端子11。此外，输出电路10包括设置在第二传输晶体管15和第二电流镜15之间的附加传输晶体管53。第二镜像晶体管50的第二端子经由附加传输晶体管53耦合到第二传输晶体管16的第一端子。第二传输晶体管16的第二端子直接连接到输出端子11。因此，第二传输晶体管17经由包括第二镜像晶体管50、附加传输晶体管53和第二传输晶体管16的串联电路耦合到输出端子11。第二电流镜15和输出端子11之间的晶体管数量小于或等于2。在图2c所示的实施例中，数量正好是2。

第二传输端子17和输出端子11之间的晶体管数量小于或等于3。在图2c所示的实施例中，所述数量正好是3。

第二传输晶体管16实现为场效应晶体管。第二传输晶体管16可以设计为p沟道场效应晶体管。第二传输晶体管16的体端子连接到第二传输晶体管15和第二电流镜15之间的第二节点57。因此，第二传输晶体管16的体端子连接到第二传输晶体管16和附加传输晶体管53之间的第二节点57。附加传输晶体管53的体端子也可以连接到第二节点57。

输出电路10的第二节点开关54将第二节点57耦合到第二公共端子55。输出电路10的第二控制开关56将第二公共端子55耦合到第二传输晶体管16的控制端子。附加传输晶体管53的控制端子连接到第二传输晶体管16的控制端子。

因此，输出电路10包括第二控制路径60。第二控制路径60设置在第二传输端子17和第二公共端子55之间。第二控制路径60包括第二控制晶体管62与至少第二二极管63的第二串联电路61。第二串联电路61可以包括附加二极管64。第二控制晶体管62的控制端子连接到第二节点57。第二串联电路61将第二传输晶体管16的控制端子耦合到第二公共端子55。

此外，第二控制路径60包括将第二传输端子17耦合到第二串联电路61的第二电流源67。第二电流源67可以包括串联设置在第二传输端子17与第二串联电路61之间的第二电流源元件68和第二电流开关69。

此外，控制电路26包括与第二节点开关54、第二控制开关56和第二电流源67并且因此与第二电流开关69的控制端子连接的输出。

第二镜像晶体管50和附加镜像晶体管51实现为n沟道场效应晶体管。第二公共电压vc2在第二公共端子55处分接。

控制电路26产生第二数字信号s4并且将其提供给第二电流源67的控制端子。因此当输出电路10设置为吸收器运行模式时，第二电流开关69并且因此还有第二电流源67通过第二数字信号s4设置为导电状态。附加数字信号s6由控制电路26提供给第二节点开关54和第二控制开关56的控制端子。附加数字信号s6是第二数字信号s4的反相信号。因此，在吸收器运行模式，第二节点开关54和第二控制开关56处于非导电状态。

因此，第二传输晶体管16和附加传输晶体管53由能够在第二串联电路61两端分接的第二串联电压vs2控制。第二控制晶体管62由能够在第二节点57处分接的第二节点电压vn2控制。流过第二镜像源52的第二电路i2确定流过附加镜像晶体管51并且因此还流过第二镜像晶体管50的电流。因此，第二电流i2设置从第二传输端子17流到输出端子11的电流。第二电流i2控制输出电流iout。第二镜像晶体管50和附加镜像晶体管51的电流驱动能力可以相等。因此，在这种情况下，输出电流iout的值与第二电流i2的值相等。

可替代地，第二镜像晶体管50与附加镜像晶体管51相比具有m倍电流驱动能力。在这种情况下，输出电流iout的值是第二电流i2的值的m倍。

第二电压v2可以实现为吸收器电压。第二电流i2可以实施为吸收器电流。因此，输出电路10的下面部分可以实现为电流吸收器。相对于第二公共电压vc2，第二电压v2可以是负的。

第一公共电压vc1可以实现为基准电位或者接地电位，或者可以是第一电压v1和基准电位之间的电压。例如，第一公共电压vc1可以比第一电压v1减一伏特或两伏特小。例如，第一公共端子35可以直接地并且永久地连接到基准电位端子或者接地端子。

第二公共电压vc2可以实现为正电压，例如vmax。第二公共电压vc2可以是提供给输出电路10的最高电圧。例如，第二公共电压vc2可以是电源电压vdd。第二电压v2可以实施为vsink电压。例如，第二电压v2可以与基准电位相等。

图3a示出输出电路10的另一示例性实施例，其是以上所示实施例的进一步改进。输出电路10不具有另外的传输晶体管33。因此，仅第一传输晶体管13将第一电流镜12耦合到输出端子11。第一镜像晶体管30的第二端子直接地且永久地连接到第一传输晶体管13的第一端子。第一电流镜12和输出端子11之间的晶体管数量正好是一。第一传输端子14与输出端子11之间的晶体管数量正好是二。由第一电流镜12和第一传输晶体管13组成的串联电路在一端直接地且永久地连接到第一传输端子14并且在另一端直接地且永久地连接到输出端子11。由第一镜像晶体管30和第一传输晶体管13组成的串联电路将第一传输端子14连接到输出端子11。由第一镜像晶体管30和第一传输晶体管13组成的串联电路在一端直接地且永久地连接到第一传输端子14，并且在另一端直接地且永久地连接到输出端子11。第一节点37直接连接到第一镜像晶体管30的第二端子和第一传输晶体管13的第一端子。

输出端子11直接地且永久地连接到负载20。输出电路10经由输出端子11直接将输出电流iout提供给负载20。

第一传输端子14可以直接地且永久地连接到未示出的电压源。电压源可以是电池、电压变换器或者电荷泵。电压源可以产生经由第一传输端子14提供到输出电路10的第一电压v1。

有利地，大的背对背n-mos晶体管中的一个被消除。因此，输出电路10的导通电阻减小。

图3b示出输出电路的另一实施例，其是以上所示实施例，尤其是图2b和图3a所示实施例的进一步改进。第一传输端子14可以直接且永久地连接到未示出的电压源。可替代地，第一传输端子14可以直接且永久地连接到基准点位端子或接地端子。基准电位端子或接地端子将实施为基准电位或接地电位的第一电压v1经由第一传输端子14提供给输出电路10。

图3c示出输出电路10的另一示例性实施例，其是以上所示实施例，尤其是图2c、图3a和图3b所示实施例的进一步改进。输出电路10不具有附加传输晶体管53。因此，仅第二传输晶体管16将第二电流镜15耦合到输出端子11。第二镜像晶体管50的第二端子直接地且永久地连接到第二传输晶体管16的第一端子。第二电流镜15和输出端子11之间的晶体管数量正好是一。第二传输端子17和输出端子11之间的晶体管数量正好是二。由第二电流镜15和第二传输晶体管16组成的串联电路在一端直接地且永久地连接到第二传输端子17，在另一端直接地且永久地连接到输出端子11。由第二镜像晶体管50和第二传输晶体管16组成的串联电路将第二传输端子17连接到输出端子11。由第二镜像晶体管50和第二传输晶体管16组成的串联电路在一端直接地且永久地连接到第二传输端子17，在另一端直接地且永久地连接到输出端子11。第二节点57直接连接到第二镜像晶体管50的第二端子和第二传输晶体管16的第一端子。

第二传输端子17可以直接地且永久地连接到未示出的另外的电压源。另外的电压源可以是电池、电压变换器或者电荷泵。另外的电压源可以产生经由第二传输端子17提供给输出电路10的第二电压v2。可替代地，第二传输端子17可以直接地且永久地连接到基准电位端子或接地端子。基准电位端子或接地端子将实施为基准电位或接地电位的第二电压v2经由第二传输端子17提供给输出电路10。

输出电路10可以在三种运行模式或者阶段下运行：输出电路10能够在源运行模式下作为电流源运行或者在吸收器运行模式下作为电流吸收器运行，或者能够处于空闲状态或空闲模式。控制电路26设置选择的运行模式或者阶段。

第一传输晶体管13实现为阻断晶体管并且制造为n沟道晶体管。第二传输晶体管16也实现为阻断晶体管并且制造为p沟道晶体管。

在栅极关断状态下，第一传输晶体管13的本体和源极连接到最低电压。第二传输晶体管16的本体和源极连接到最高电压。这阻止第一电流镜12和第二电流镜15的寄生阱二极管反向偏置。在激活状态下，第一传输晶体管13的栅极设置为高于本体/源极节点的几个阈值电压并且导通。一旦导通，vgate_bulk/source能够几乎在整个电压范围跟随漏极节点并且保持第一传输晶体管13导通。第二传输晶体管16以相应的方式运行。

有利地，大的背靠背n-mos传输晶体管13、33中的一个被消除。大的背靠背p-mos传输晶体管16、53中的一个也被消除。因此，半导体主体上的输出电路10的区域被减小。导通电阻也被减小。不需要附加信号。不需要额外的偏置电压。此外，不需要特别的工艺/工艺选项。通过工艺在输出端子11处允许任何电压。

在未示出的可替代的实施例中，第一电流镜12能够由包括例如p-mos装置的另一电流镜结构来实现。第二电流镜15能够通过包括例如n-mos装置的另一电流镜结构来实现。

在可替代的未示出的实施例中，输出电路10包括至少另外的图3c所示的输出电路的上面部分。因此，输出电路10包括如图3a和图3c所示的那样连接和控制的至少另外的第一电流镜和至少另外的第一传输晶体管。因此，输出电路10包括至少另外的电流源。电流源的特性可以不同。

在可替代的未示出的实施例中，输出电路10包括至少一个另外的图3c所示的输出电路10的下面部分。因此，输出电路10包括如图3c所示那样连接和控制的至少另外的第二电流镜和至少另外的第二传输晶体管。因此，输出电路10包括至少另外的电路吸收器。电流吸收器的特性可以不同。

图4a示出例如图1a、1b、2c和3c所示的输出电路10的信号的示例性实施例。能够在输出端子11处分接的输出电流iout和输出电压vout被示出为时间t的函数。

在第一阶段a，输出电路10处于空闲状态或空闲模式。第一负载开关21被设置为导电状态并且因此由第一负载电压源22提供的第一负载电压va被施加到输出端子11。因此，输出电流iout在第一阶段a为零。第一传输晶体管13和第二传输晶体管16在图2a至2c所示的输出电路10的空闲状态下阻断输出电流iout。第一传输晶体管13在图3a至3c所示的输出电路10的空闲状态下阻断输出电流iout。即使输出电压vout比第一电压v1高，也是如此。如图4a所示，第一负载电压va比第一电压v1高导致零输出电流iout。可替代地，输出电流iout在空闲状态具有可忽略不计的小值。

在第二阶段b，输出电路10处于吸收器运行模式并且作为电流吸收器运行。因此，输出电流iout具有负值isink。输出电流iout的值通过输出电路10保持近似恒定。输出电压vout下降到能够被命名为电压vsink的第二电压v2。

在第三阶段c，输出电路10处于源运行模式并且作为电流源运行。因此，输出电流iout具有正值isource。输出电流iout的值通过输出电路10保持近似恒定。输出电压vout上升到能够被命名为电压vsource的第一电压v1。

输出电流iout的常量值主要通过图2c和3c所示的第一电流镜12和/或第二电流镜15或者通过图1a和1b所示的第一电流源电路18和/或第二电流源电路19来实现。

在第四阶段d，输出电路10处于空闲状态。第二负载开关23处于导电状态并且将第二负载电压源24耦合到输出端子11。因此，输出电压vout与第二负载电压vb相等。第一传输晶体管13和第二传输晶体管16再次在输出电路10的空闲状态下阻断输出电流iout。因此，输出电流iout为零。

第一电压v1和第二电压v2可以遵循如下公式：

vmax＞v1＝vsource

v1＝vsource≥vsink＝v2

v2＝vsink＞vss

第一电压v1实现为电流源电源vsource。第二电压v2实施为电流吸收器电源vsink。电压vmax可以是提供给输出电路10的最高电压。电压vss可以是提供给输出电路10的最低电压。

第一负载电压va和第二负载电压vb以及第一电压v1和第二电压v2可以遵循如下公式：

va＞v1＝vsource

v2＝vsink＞vb

可替代地，第一负载电压va可以在第一电压v1和第二电压v2之间。第二负载电压vb可以在第一电压v1和第二电压v2之间。

在图4a中，示出开关方案的示例，其中输出端子11能够不引起损坏或者故障的情况下被驱动为高于vsource并且低于vsink。在第一阶段a和第四阶段d期间，被测装置，简称dut，断开连接并且输出电压vout能够被供应得高于第一电压v1(电流源电源vsource)或者低于第二电压v2(电流吸收器电源vsink)。在第二阶段b，电路吸收器被激活以提供电流给第二传输端子17(vsink)，并且在第三阶段c，电流由第一传输端子14(vsource)提供。

图4b示出输出电路10的信号随时间t变化的示例性实施例。在该示例中，第一电压v1和第二电压v2相等。如图4b所示，电压vsink和电压vsource具有相同电位。对于时间t<0，输出电路10处于第一阶段a'并且处于空闲模式。第二负载开关23处于导电状态并且第二负载电压va被施加到负载20，并且因此施加到输出端子11。

在时间t＝0时，从第一阶段a'过渡到第二阶段b'。在第二阶段b'，输出电路10处于源运行模式。源运行模式可以与吸收器运行模式相同。因此，输出电压vout从第二负载电压vb上升到第一电压v1。输出电压vout的斜率是输出电流iout和电容器25或另一电容负载的电容值的函数。

在第二阶段b’之后，过渡到第三阶段c'，在第三阶段c'，输出电路10处于空闲模式。输出电压vout从第一电压v1上升到第一负载电压va。

在第四阶段d'，在第三阶段c'之后开始，输出电路10继续处于空闲模式并且第二负载电压vb被提供给负载20。

在第五阶段e，在第四阶段d'之后开始，输出电路10仍然处于空闲模式。输出电压vout从第二负载电压vb上升到第一负载电压va。

第三阶段c'、第四阶段d'和第五阶段e之间的过渡时间很短，因为第一电压源22和第二电压源24能够立即设置输出电压vout为第一负载电压va和第二负载电压vb的值。

在第六阶段f，输出电路10处于源运行模式。在第五阶段e和第六阶段f之间的过渡阶段，输出电压vout从第一负载电压va下降到第一电压v1。输出电压vout的斜率是输出电流iout和电容器25或另一电容负载的电容值的函数。

附图标记列表

10输出电路

11输出端子

12第一电流镜

13第一传输晶体管

14第一传输端子

15第二电流镜

16第二传输晶体管

17第二传输端子

18第一电流源电路

19第二电流源电路

20负载

21第一负载开关

22第一负载电压源

23第二负载开关

24第二负载电压源

25电容器

26控制电路

30第一镜像晶体管

31另外的镜像晶体管

32第一镜像源

33另外的传输晶体管

34第一节点开关

35第一公共端子

36第一控制开关

37第一节点

40第一控制路径

41第一串联电路

42第一控制晶体管

43第一二极管

44另外的二极管

47第一电流源

48第一电流源元件

49第一电流开关

50第二镜像晶体管

51附加镜像晶体管

52第二镜像源

53附加传输晶体管

54第二节点开关

55第二公共端子

56第二控制开关

57第二节点

60第二控制路径

61第二串联电路

62第二控制晶体管

63第二二极管

64附加二极管

67第二电流源

68第二电流源元件

69第二电流开关

a、a'第一阶段

b、b'第二阶段

c、c'第三阶段

d、d'第四阶段

e第五阶段

f第六阶段

iout输出电流

i1第一电流

i2第二电流

s1第一电流控制信号

s2第一数字信号

s3第二电流控制信号

s4第二数字信号

s5另外的数字信号

s6附加数字信号

t时间

va第一负载电压

vb第二负载电压

vc1第一公共电压

vc2第二公共电压

vn1第一节点电压

vn2第二节点电压

vout输出电压

vs1第一串联电压

vs2第二串联电压

v1第一电压

v2第二电压