输入输出电路及其自偏压电路的制作方法

本发明涉及一种输入输出电路及其自偏压电路，且特别涉及一种可支持故障安全(fail-safe)模式的输入输出电路及其自偏压电路。

背景技术：

在集成电路中，为提供芯片内部电路与外部进行信号传输，常设置所谓的输入输出电路以作为芯片内部电路与外部的沟通接口。在现有技术领域中，一种所谓的失败安全的输入输出电路被提出。这种故障安全的输入输出电路在当电源电压断电(powerdown)时，可使所连接的系统稳定被引导至安全模式下，而不致于产生崩溃或大幅漏电现象的产生。

技术实现要素：

本发明提供一种输入输出电路以及自偏压电路，在系统发生故障时，可稳定控制输入/输出电路内部电压的电平。

本发明的自偏压电路包括追踪电路、偏压控制电路以及第一晶体管至第四晶体管。追踪电路接收第一电源电压，依据第一电源电压的变化以产生偏压电压。偏压控制电路耦接至焊垫并接收第一电源电压，依据第一电源电压以及焊垫上的电压以产生第一控制信号、第二控制信号以及第三控制信号。第一晶体管耦接在焊垫与第一节点间，受控于第一控制信号。第二晶体管耦接在第一节点与第二节点间，受控于第二控制信号，其中第二节点提供偏压电压。第三晶体管具有第一端耦接至焊垫，第三晶体管的控制端接收第三控制信号，第三晶体管依据焊垫的电压以及第三控制信号以在第三晶体管的第二端产生第四控制信号。第四晶体管耦接在追踪电路以及第二节点间，第四晶体管依据第四控制信号以在第二节点产生偏压电压。

本发明的输入输出电路包括输入输出缓冲器以及如上所述的自偏压电路。输入输出缓冲器具有多个迭接晶体管。自偏压电路提供偏压电压至部分迭接晶体管的基极或控制端。

基于上述，本发明的自偏压电路可基于第一电源电压的电压变化状态以及焊垫上的电压来产生偏压电压，并通过将偏压电压提供至集成电路内，各个p型晶体管的基极(设置在n型井区上)。通过使p型晶体管的基极与第一电源电压隔离的方式，达到故障安全的要求。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1绘示本发明一实施例的自偏压电路的示意图。

图2绘示本发明另一实施例的自偏压电路的电路示意图。

图3绘示本发明另一实施例的自偏压电路的示意图。

图4a以及图4b绘示本发明不同实施例的输入输出电路的示意图。

【符号说明】

100、200、300、421、422：自偏压电路

110、210：追踪电路

120、220：偏压控制电路

221：第一部分电路

222：第二部分电路

2221、321、322：二极管串

320：信号产生器

401、402：输入输出电路

411、412：输入输出缓冲器

431、441、451、432：栅极追踪电路

461：预驱动器

pm101～pm104、pm2051、pm2061、pm205～pm208、pm31～pm34、nm31、nm32、m1～m4：晶体管

nd1、nd2：节点

vnw：偏压电压

vcc3v、vcc18v：电源电压

iopad：焊垫

ioin：电压

ctr1、ctr2、ctr3、ctr4：控制信号

tie1、tie2：设定信号

vhv：电压

vtie2：信号

gnd：参考接地端

r1、r2：电阻

c1：电容

tx1：晶体管

buf1、inv1：缓冲器

tiehip、tiehin、pgo、ngo：驱动信号

vcc：电源

具体实施方式

请参照图1，图1绘示本发明一实施例的自偏压电路的示意图。自偏压电路100包括追踪电路110、偏压控制电路120以及晶体管pm101～pm104。追踪电路110接收第一电源电压vcc3v，并依据第一电源电压vcc3v的变化以产生偏压电压vnw。追踪电路110另耦接至晶体管pm104的第一端以及第二端，并依据偏压电压vnw以提供电压至晶体管pm104的第一端。

此外，偏压控制电路120耦接至焊垫iopad并接收第一电源电压vcc3v以及第二电源电压vcc18v。偏压控制电路120依据第一电源电压vcc3v、第二电源电压vcc18v以及焊垫iopad上的电压ioin以产生第一控制信号ctr1、第二控制信号ctr2以及第三控制信号ctr3。偏压控制电路120分别提供第一控制信号ctr1、第二控制信号ctr2以及第三控制信号ctr3至晶体管pm101、pm102以及pm103的控制端。焊垫iopad可以为输入输出焊垫。

在另一方面，晶体管pm101的第一端耦接至焊垫iopad，晶体管pm101的第二端耦接至第一节点nd1。晶体管pm102的第一端耦接至第一节点nd1，晶体管pm102的第二端耦接至第二节点nd2。并且，晶体管pm103的第一端耦接至焊垫iopad，晶体管pm103的第二端则耦接至晶体管pm104的控制端。其中，晶体管pm103依据第三控制信号ctr3，基于焊垫iopad上的电压ioin来产生第四控制信号ctr4。晶体管pm104则依据第四控制信号ctr4，基于追踪电路110提供的信号以产生偏压电压vnw。

值得注意的，在本实施例中，晶体管pm101～pm104均为p型晶体管，且晶体管pm101～pm104的基极共同接收偏压电压vnw。在本实施例中，晶体管pm101～pm104的基极可设置在芯片中的n型井区(n-well)中。

以下请参照图2，图2绘示本发明另一实施例的自偏压电路的电路示意图。自偏压电路200包括追踪电路210以及偏压控制电路220以及晶体管pm101～pm104。其中，偏压控制电路220包括第一部分电路221以及第二部分电路222。

在本实施例中，追踪电路210包括晶体管pm2051以及pm2061。晶体管pm2051的第一端接收第一电源电压vcc3v，晶体管pm2051的控制端接收设定信号tie1，晶体管pm2051的第二端耦接至晶体管pm2061的第一端。晶体管pm2061的第二端耦接至第二节点nd2，晶体管pm2061的控制端耦接至晶体管pm104的第一端。

在另一方面，偏压控制电路220的第一部分电路221包括晶体管pm205。晶体管pm205的第一端接收设定信号tie1，晶体管pm205的控制端耦接至焊垫iopad，晶体管pm205的第二端耦接至晶体管pm103的第二端，并耦接至晶体管pm104的控制端。

偏压控制电路220的第一部分电路222包括晶体管pm206、pm207以及pm208以及二极管串2221。晶体管pm206的第一端接收第一电源电压vcc3v，晶体管pm206的控制端耦接至晶体管pm207的第一端，晶体管pm206的第二端耦接至晶体管pm102的控制端。另外，晶体管pm207的控制端耦接至焊垫iopad，晶体管pm207的第二端耦接至第一节点nd1。晶体管pm208的第一端接收第二电源电压vcc18v，晶体管pm208的控制端接收设定信号tie2，且晶体管pm208的第二端耦接至晶体管pm101的控制端。

在本实施例中，二极管串2221包括一个或多个二极管，并顺向偏压于焊垫iopad以及晶体管pm208的第二端间。二极管串2221用以降低焊垫iopad上的电压ioin，并将降压后的电压传送至晶体管pm101以及晶体管pm103的控制端。

在本实施例中，第一电源电压vcc3v的电压值大于第二电源电压vcc18v的电压值。在正常工作状态下，第一电源电压vcc3v例如等于3.3伏特，第二电源电压vcc18v例如等于1.8伏特。在当焊垫iopad上的电压ioin为3.3伏特时，自偏压电路200可产生为3.1伏特的偏压电压vnw。相对的，当在故障状态时，第一电源电压vcc3v以及第二电源电压vcc18v的电压值逐渐降低至0伏特，自偏压电路200可依据为3.3伏特的焊垫iopad上的电压，来维持产生等于3.3伏特的偏压电压vnw。在另一方面，关于设定信号tie1以及tie2的电压值，当在正常工作状态下，焊垫iopad上的电压ioin为3.3伏特时，设定信号tie1以及tie2的电压值可以分别为1.8伏特以及0伏特。在故障状态下(第一电源电压vcc3v以及第二电源电压vcc18v的电压值降低至0伏特)，设定信号tie1以及tie2的电压值可以分别为1.8伏特以及1.8伏特。

值得一提的，在本实施例中，晶体管pm102、pm104、pm2051、pm2061、pm206、pm207形成的电路，并用以在故障状态下产生与电源电压隔离(包括第一电源电压vcc3v以及第二电源电压vcc18v)的偏压电压vnw，并提供偏压电压vnw至集成电路中的p型晶体管的基极。晶体管pm2051、pm2061并在故障状态下，用以抵抗基于焊垫iopad上被提升的电压ioin所可能产生的漏电路径。此外，晶体管pm205、pm103、pm104、pm208以及pm101及二极管串2221则用以产生上述电路的控制偏压，并维持自偏压电路200整体的可靠度。

附带一提的，在本发明其他实施例中，自偏压电路200也可通过第一节点nd1，来提供偏压电压至集成电路中p型晶体管的基极。

请参照图3，图3绘示本发明另一实施例的自偏压电路的示意图。自偏压电路300除具有如前述实施例所述的自偏压电路200的电路架构外，还包括设定信号产生器320。并且，图3中的自偏压电路200中的二极管串2221，是通过多个连接为二极管配置的晶体管所构成。并且，在自偏压电路200的电路架构中，所有的p型晶体管的基极均接收偏压电压vnw。

在另一方面，设定信号产生器320包括二极管串321、322以及晶体管pm31～pm34以及nm31、nm32。二极管串321、322均由多个连接为二极管配置的晶体管所构成。二极管串321的阳极接收第一电源电压vcc3v，二极管串321的阴极产生设定信号tie1。二极管串322的阳极则耦接至焊垫iopad并接收焊垫iopad上的电压ioin，二极管串322的阴极产生信号vtie2。

另外，晶体管pm31的第一端接收第二电源电压vcc18v，晶体管pm31的控制端以及第二端相互连接，并使晶体管pm31形成二极管的连接配置，晶体管pm31的第二端以及控制端共同耦接至晶体管nm31的控制端。

晶体管nm31的第一端耦接至晶体管pm32的控制端，晶体管nm31的第二端耦接至参考接地端gnd。晶体管pm32的第一端接收第二电源电压vcc18v，晶体管pm32的第二端产生信号vtie2。

在另一方面，晶体管pm33以及nm32串联耦接并形成一反向器的架构。晶体管pm33以及nm32的控制端共同接收信号vtie2，且晶体管pm33的第一端耦接至晶体管pm34的第二端，晶体管nm32的第二端耦接至参考接地端gnd。晶体管pm33与nm32的耦接端点产生设定信号tie2。晶体管pm34的控制端接收信号vtie2，晶体管pm34的第二端并耦接至二极管串321产生设定信号tie1的端点。

在正常工作状态下，晶体管nm31的控制端接收高电压(等于第二电源电压vcc18v减去晶体管pm31的导通电压)，并对应被导通。如此一来，晶体管pm32控制端上的电压被拉低，并使晶体管pm32对应被导通，并使信号vtie2的电压被拉高。也因此，通过被导通的晶体管nm32，可产生实质上等于0伏特的设定信号tie2。在另一方面，二极管串321可依据正常电压值得第一电源电压vcc3v(例如等于3.3伏特)来产生等于1.8伏特的设定信号tie1。

在故障状态下，基于第一电源电压vcc3v、第二电源电压vcc18v均降至0伏特，而二极管串321无法产生有效的设定信号tie1，且晶体管pm31、nm31以及pm32均无法有效的被导通。此时，二极管串322可依据被拉高的焊垫iopad上的电压ioin来提供电压值略低于电压ioin的信号vtie2。如此一来，晶体管pm34、pm33以及nm32可产生例如等于1.8伏特的设定信号tie1以及tie2。

请参照图4a以及图4b，图4a以及图4b绘示本发明不同实施例的输入输出电路的示意图。在图4a中，输入输出电路401包括输入输出缓冲器411以及自偏压电路421。输入输出缓冲器411耦接至焊垫iopad，并具有的多个迭接个晶体管m1～m4。自偏压电路421耦接至焊垫iopad以及输入输出缓冲器411。自偏压电路421产生偏压电压vnw，并提供偏压电压vnw至输入输出缓冲器411中的晶体管m1～m2的基极。

在本实施例中，自偏压电路421可依据前述的实施例的自偏压电路100、200、300来实施。在故障状态下，自偏压电路421可依据焊垫iopad上的电压，以产生并提供偏压电压vnw至晶体管m1～m2的基极，并提供相对应偏压点有效控制驱动信号pg0、tiehip以及tiehin，以完成故障安全的动作。

在本实施例中，输入输出电路401还包括栅极追踪电路431、441、451、预驱动器461、电阻r1、r2、电容c1、晶体管tx1以及缓冲器buf1、inv1。栅极追踪电路431接收第一电源电压vcc3v，栅极追踪电路441、451则接收第二电源电压vcc18v。栅极追踪电路431以及预驱动器461产生驱动信号pgo以驱动晶体管m1；栅极追踪电路441、451分别产生驱动信号tiehip以及tiehin以分别驱动晶体管m2、m3；以及，预驱动器461产生驱动信号ngo以驱动晶体管m4。在本实施例中，栅极追踪电路431、441、451可应用本领域技术人员所熟知的栅极追踪(gatetracking)电路来实施，没有固定的限制。

电阻r1、r2以及电容c1形成一个电阻电容网络(rcnetwork)，其中电阻r1接收电压vhv，并可用以拉高焊垫iopad上的电压。晶体管tx1、缓冲器buf1以及inv1形成一缓冲电路，并用以将焊垫iopad上的电压传送至集成电路内部。其中，缓冲器buf1可以为一迟滞型缓冲器，而缓冲器inv1可以为一反向器。值得注意的，缓冲器buf1接收的工作电源为第二电源电压vcc18v，缓冲器inv1则接收电源vcc以为工作电源，晶体管tx1的控制端接收驱动信号tiehin。电源vcc的电压可以等于或小于第二电源电压vcc18v的电压。

在图4b中，输入输出电路402包括输入输出缓冲器412以及自偏压电路422。输入输出缓冲器412耦接至焊垫iopad，并具有的多个迭接个晶体管m5～m6。自偏压电路422耦接至焊垫iopad以及输入输出缓冲器412。自偏压电路422产生偏压电压vnw，并提供偏压电压vnw至栅极追踪电路432，有效控制输入输出缓冲器412中的晶体管m5的控制端。

输入输出电路402还包括栅极追踪电路432、预驱动器462、电阻r1、r2、电容c1、晶体管tx以及缓冲器buf1、inv1。栅极追踪电路431接收第一电源电压vcc3v，栅极追踪电路441、451则接收第二电源电压vcc18v。

在此请注意，预驱动器462产生驱动信号ngo以驱动晶体管m6。栅极追踪电路432在正常工作状态下，产生驱动信号tiehin以驱动晶体管m5，相对的，在故障状态下，自偏压电路422产生偏压电压vnw，并提供偏压电压vnw以驱动晶体管m5。并达成故障安全的要求。

综上所述，本发明提出自偏压电路，以在故障状态下，依据下降为0伏特的第一电源电压，并基于被拉高的焊垫上的电压，以产生偏压电压。偏压电压用以提供至集成电路中p型晶体管中，形成在n型井区的基极，并通过与电源电压隔离的偏压电压，达成集成电路的故障安全的要求。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。