控制电路的制作方法

本实用新型属于电子电路技术领域，涉及一种控制电路，尤其涉及一种电源控制电路。

背景技术：

图1-1为现有一用电电路的电路示意图，请参阅图1-1，输入ac电压通过整流二极管d1、d2得到输入电压采样信号va，理想情况下，va为正弦波整理后的馒头波，谷底位置电压为零(如图2的上半部分波形所示)。而实际上由于寄生电容c1的存在，导致va电压无法彻底放电，故谷底位置被抬高(如图2的下半部分波形所示)，从而使va电压无法真实的反应输入电压vac的电压值。

图1-2为现有另一用电电路的电路示意图，请参阅图1-2，由于第二电容c2较小，且由于电路本身要求，希望第二电容c2电压呈现理想的馒头波，但在轻载或者空载时，第二电容c2波形的谷底位置无法下拉到零电位附近。

为了使va波形接近理想的馒头波，需要在va上增加适当的泄放电路，如图1-1、图1-2所示。由于泄放电流的存在，系统会增加一定损耗，尤其在轻载或空载时，系统增加的损耗更为明显，空载损耗难以满足能效要求。此外，泄放电路也会造成芯片的发热上升，限制芯片的最大带载能力。

有鉴于此，如今迫切需要设计一种泄放电路控制方式，以便克服现有泄放电路控制方式存在的上述缺陷。

技术实现要素：

本实用新型提供一种控制电路，可极大减少的泄放电路开通的时间，损耗大幅度下降，降低电路空载损耗，提高电路带载能力。

为解决上述技术问题，根据本实用新型的一个方面，采用如下技术方案：

一种控制电路，所述控制电路包括泄放控制电路，所述泄放控制电路包括第一比较器u1和计时器；

所述第一比较器u1的第一输入端耦接输入电压采样信号，所述第一比较器u1的第二输入端耦接第一参考电压，第一比较器u1的输出端输出第一电平信号；

所述第一比较器u1的输出端耦接所述计时器，所述计时器用以在接收到所述第一电平信号时开始计时，并于预设时间后输出用以控制泄放电路进行泄放电流的信号。

作为本实用新型的一种实施方式，所述计时器包括第二比较器u2，用以控制预设时间的长短。

作为本实用新型的一种实施方式，所述计时器包括第一开关管q1、第一电流源i1、第一电容c1、第二比较器u2；

所述第一比较器u1的反相输入端耦接输入电压采样信号va0，第一比较器u1的正相输入端耦接第一参考电压vth，第一比较器u1的输出端耦接第一开关管q1的栅极；

所述第一电流源i1的输出分别耦接第一开关管q1的漏极、第一电容c1的第一端、第二比较器u2的正相输入端，第二比较器u2的反相输入端耦接第二参考电压v-，第二比较器u2的输出端耦接泄放电路；第一开关管q1的源极、第一电容c1的第二端分别接地。

作为本实用新型的一种实施方式，第一比较器u1比较输入电压采样信号va0与第一参考电压vth的大小，当输入电压采样信号va0大于第一参考电压vth时，第一比较器u1输出低电平，第一开关管q1关断，第一电流源i1对第一电容c1充电；

第二比较器比较第一电容c1的电压v+与第二参考电压v-的大小，当第一电容c1的电压v+大于第二参考电压v-时，泄放电路开启，输入电压采样信号va0通过设定的第二电流源ib对地放电。

作为本实用新型的一种实施方式，所述控制电路还包括泄放电路；所述泄放电路包括第二电流源ib、第二开关管q2；所述第二电流源ib的输出耦接第二开关管q2。

作为本实用新型的一种实施方式，所述控制电路还包括计时器延迟时间获取单元，所述计时器延迟时间获取单元根据输入电压采样信号的频率确定计时器的延迟时间，并将获取的数据发送至所述泄放控制电路；

所述控制电路还包括ac频率采样电路，ac频率采样电路用以获取输入电压采样信号va0的频率；所述ac频率采样电路连接所述计时器延迟时间获取单元，所述计时器延迟时间获取单元根据接收到的输入电压采样信号va0的频率确定计时器延迟时间。

作为本实用新型的一种实施方式，若输入电压采样信号va0为固定输入频率，或频率变化范围小于设定值，所述计时器延迟时间获取单元将计数器延迟时间设定为第一时间；

若输入电压采样信号va0的频率变化大于设定值，所述计时器延迟时间获取单元通过峰值电压采样确定输入电压采样信号va0的频率，并根据频率调整第二参考电压v-的值，使计时器延迟时间满足设定要求。

作为本实用新型的一种实施方式，所述ac频率采样电路包括：第三比较器u3、d触发器、第三电流源ia、第一开关s1、第二开关s2、第二电容c2、平均电压生成模块；

所述第三比较器u3的反相输入端耦接输入电压采样信号va0，第三比较器u3的正相输入端耦接第三参考电压vb，第三比较器u3的输出端耦接d触发器的第一端dk端；

所述d触发器的第二端q端耦接第一开关s1，向第一开关s1发送控制第一开关s1通断的控制信号；所述d触发器的第三端端及第四端d端分别耦接第二开关s2，向第二开关s2发送控制第二开关s2通断的控制信号；

所述第三电流源ia的输出耦接第一开关s1的第一端，第一开关s1的第二端分别耦接第二开关s2的第一端、第二电容c2的第一端、平均电压生成模块的第一端；平均电压生成模块的第二端为第二参考电压v-，第二电容c2的第一端的电压变化取平均值得到第二参考电压v-。

本实用新型的有益效果在于：本实用新型提出的控制电路及控制方法，可极大降低泄放电流所带来的系统损耗。尤其在轻载或空载时，系统增加的损耗降低尤为明显；本实用新型可降低空载待机损耗，同时提高芯片带载能力。本实用新型设计的电路简洁可靠；本实用新型可以根据实际情况设定延迟时间，灵活度较大。

附图说明

图1-1为现有一用电电路的电路示意图。

图1-2为现有另一用电电路的电路示意图。

图2为现有用电电路理想情况下及实际情况下va的波形图。

图3为本实用新型一实施例中控制电路的电路示意图。

图4为本实用新型一实施例中控制电路中各相关的点位波形图。

图5为本实用新型一实施例中ac频率采样电路的电路示意图。

图6为本实用新型一实施例中ac频率采样电路中各相关的点位波形图。

具体实施方式

下面结合附图详细说明本实用新型的优选实施例。

为了进一步理解本实用新型，下面结合实施例对本实用新型优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本实用新型的特征和优点，而不是对本实用新型权利要求的限制。

该部分的描述只针对几个典型的实施例，本实用新型并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本实用新型描述和保护的范围内。

说明书中的“耦接”或连接既包含直接连接，也包含间接连接，如通过一些有源器件、无源器件或电传导媒介进行的连接；还可包括本领域技术人员公知的在可实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。

此外，说明书中的“输入电压采样信号”可以是ac电压经整流后得到的电压信号，也可以是其分压信号。

本实用新型揭示了一种控制电路，所述控制电路包括泄放控制电路，所述泄放控制电路包括第一比较器u1和计时器；所述第一比较器u1的第一输入端耦接输入电压采样信号，所述第一比较器u1的第二输入端耦接第一参考电压，第一比较器u1的输出端输出第一电平信号；所述第一比较器u1的输出端耦接所述计时器，所述计时器用以在接收到所述第一电平信号时开始计时，并于预设时间后输出用以控制泄放电路进行泄放电流的信号。

在本实用新型的一实施例中，所述泄放控制电路用以获取输入电压采样信号，并在输入电压采样信号的谷底位置到来前的设定时间向泄放电路发送控制泄放电路开通的信号，在输入电压采样信号的谷底位置结束前的设定时间或谷底位置结束后的设定时间向泄放电路发送控制泄放电路关断的信号。

在本实用新型的一实施例中，所述泄放控制电路包括第一比较器u1和计时器；所述第一比较器u1用于获取输入电压采样信号，当所述输入电压采样信号大于第一参考电压时，输出第一电平信号；所述计时器与所述第一比较器u1耦接，用于当接收到所述第一电平信号时开始计时，并于预设时间后输出开通信号，所述开通信号用以控制泄放电路进行泄放电流；所述计时器用于在输入电压采样信号的谷底位置结束前或谷底位置结束后向泄放电路发送控制泄放电路关断的信号。

在本实用新型的一实施例中，所述计时器包括第二比较器u2，用以控制预设时间的长短。

图3为本实用新型一实施例中控制电路的电路示意图；请参阅图3，在本实用新型的一实施例中，所述泄放控制电路包括第一比较器u1、计时器10，所述第一比较器u1的第一输入端耦接输入电压采样信号，第一比较器u1的第二输入端耦接第一参考电压，第一比较器u1的输出端耦接所述计时器10。所述第一比较器u1用以比较输入电压采样信号与第一参考电压，并将比较结果反馈至所述计时器10；所述计时器10根据所述第一比较器u1的比较结果输出控制所述泄放电路开通或关断的信号。

在本实用新型的一实施例中，所述计时器包括第一开关管q1、第一电流源i1、第一电容c1、第二比较器u2。所述第一比较器u1的反相输入端耦接va0(在本实用新型的一实施例中，va0为输入电压采样信号va的分压信号)，第一比较器u1的正相输入端耦接第一参考电压vth，第一比较器u1的输出端耦接第一开关管q1的栅极。所述第一电流源i1的输出分别耦接第一开关管q1的漏极、第一电容c1的第一端、第二比较器u2的正相输入端，第二比较器u2的反相输入端耦接第二参考电压v-，第二比较器u2的输出端耦接泄放电路；第一开关管q1的源极、第一电容c1的第二端分别接地。

在本实用新型的一实施例中，第一比较器u1比较分压信号va0与第一参考电压vth的大小，当va0大于第一参考电压vth时，第一比较器u1输出低电平，第一开关管q1关断，计时器通过第一电流源i1对第一电容c1充电；第二比较器比较第一电容c1的电压v+与第二参考电压v-的大小，当第一电容c1的电压v+大于第二参考电压v-时，泄放电路开启，输入电压采样信号va通过设定的第二电流源ib对地放电。

图4为本实用新型一实施例中控制电路中各相关的点位波形图；所述控制电路中各相关的点位波形如图4所示。选择合适的第一参考电压vth、第一电容c1、第一电流源i1以及第二参考电压v-值，可以使泄放电路按照预定的时间点开通或关闭。

请继续参阅图3，在本实用新型的一实施例中，所述控制电路还包括泄放电路20；所述泄放电路20包括第二电流源ib、第二开关管q2；所述第二电流源ib的输出耦接第二开关管q2。在本实用新型的一实施例中，所述第二比较器u2的输出端耦接第二开关管q2的栅极，第二电流源ib的输入耦接输入电压采样信号va，第二电流源ib的输出耦接第二开关管q2的漏极，第二开关管q2的源极接地。

在本实用新型的一实施例中，关于图4中计数器td时间的选择，可视具体要求而定：(1)若输入电压采样信号va为固定输入频率，或频率变化范围小于设定值，所述计时器延迟时间获取单元将计数器延迟时间设定为第一时间。比如50hz的ac输入时，半波周期为10ms，取合适的系统参数使图4中，计数器td时间为8ms。该方案实现简单、可靠。(2)若输入电压采样信号va的频率变化大于设定值，通过峰值电压采样确定输入电压采样信号va的频率，并根据频率调整第二参考电压v-的值，使计时器延迟时间满足设定要求。

在本实用新型的一实施例中，所述控制电路还包括计时器延迟时间获取单元，所述计时器延迟时间获取单元根据输入电压采样信号的频率确定计时器的延迟时间，并将获取的数据发送至所述泄放控制电路。

图5为本实用新型一实施例中ac频率采样电路的电路示意图；请参阅图5，在本实用新型的一实施例中，所述控制电路还包括ac频率采样电路，ac频率采样电路用以获取输入电压采样信号va的频率；所述ac频率采样电路连接所述计时器延迟时间获取单元，所述计时器延迟时间获取单元根据接收到的输入电压采样信号va的频率确定计时器延迟时间；所述ac频率采样电路包括：第三比较器u3、d触发器、第三电流源ia、第一开关s1、第二开关s2、第二电容c2、平均电压生成模块10。

所述第三比较器u3的反相输入端耦接分压信号va0，第三比较器u3的正相输入端耦接第三参考电压vb，第三比较器u3的输出端耦接d触发器的第一端dk端。所述d触发器的第二端q端耦接第一开关s1，向第一开关s1发送控制第一开关s1通断的控制信号；所述d触发器的第三端端及第四端d端分别耦接第二开关s2，向第二开关s2发送控制第二开关s2通断的控制信号。所述第三电流源ia的输出耦接第一开关s1的第一端，第一开关s1的第二端分别耦接第二开关s2的第一端、第二电容c2的第一端、平均电压生成模块10的第一端；第二开关s2的第二端、第二电容c2的第二端分别接地。

在本实用新型的一实施例中，平均电压生成模块10包括第三开关s3、第四开关s4、第三电阻r3、第三电容c3、第四电容c4、第四二极管d4。所述第四二极管d4的负极分别耦接第三开关s3的第一端、第三电容c3的第一端、第四开关s4的第一端；第三开关s3的第二端、第三电容c3的第二端分别接地；第四开关s4的第二端耦接第四电容c4的第一端，第四电容c4的第二端接地。

在本实用新型的一实施例中，关于采样ac频率的实现方法：如图5所示，va0(va0采样输入电压vac的电压信号)与第三参考电压vb比较产生一个方波信号，通过所述d触发器采样上升沿信号，d触发器的输出高电平时间即为采样的ac输入周期，在d触发器的q端输出高电平期间，第一开关s1开通，第二开关s2关闭，第三电流源ia对第二电容c2充电，第二电容c2的达到的最高电压vc2max的大小即表征输入电压采样信号va输入周期的长短；通过相关的采样保持信号将vc2max的平均值传输给第二参考电压v-，即图3中第二比较器u2的反相输入端。当ac周期越长时，vc2max越大，对应的第二参考电压v-的值越大，从而使计时器延迟时间td越长，实现延迟时间的自适应控制；相关波形如图6所示。

本实用新型还揭示一种控制方法，所述控制方法包括：获取输入电压采样信号，在输入电压采样信号的谷底位置到来前的设定时间向泄放电路发送控制泄放电路开通的信号；在输入电压采样信号的谷底位置结束前的设定时间或谷底位置结束后的设定时间向泄放电路发送控制泄放电路关断的信号。

在本实用新型的一实施例中，所述控制方法包括：比较输入电压采样信号与第一参考电压，并将比较结果反馈至一计时器；所述计时器根据得到的比较结果输出控制泄放电路开通或关断的信号。

在本实用新型的一实施例中，所述控制方法包括：获取输入电压采样信号；将获取的输入电压采样信号与第一参考电压进行比较，当所述输入电压采样信号大于第一参考电压时，输出第一电平信号；当接收到所述第一电平信号时开始计时，并于预设时间后输出开通信号，所述开通信号用以控制泄放电路进行泄放电流；在输入电压采样信号的谷底位置结束前或谷底位置结束后向泄放电路发送控制泄放电路关断的信号。

在本实用新型的一实施例中，所述控制方法包括：比较输入电压采样信号va0与第一参考电压vth的大小，当输入电压采样信号va0大于第一参考电压vth时，第一比较器u1输出低电平，第一开关管q1关断，通过第一电流源i1对第一电容c1充电；比较第一电容c1的电压v+与第二参考电压v-的大小，当第一电容c1的电压v+大于第二参考电压v-时，泄放电路开启，ac信号va通过设定的第二电流源ib对地放电。

在本实用新型的一实施例中，所述控制方法包括：输入电压采样信号va0与第三参考电压vb比较产生一个方波信号，通过d触发器采样上升沿信号，d触发器的输出高电平时间即为采样的ac输入周期，在d触发器的q端输出高电平期间，第一开关s1开通，第二开关s2关闭，第三电流源ia对第二电容c2充电，第二电容c2的达到的最高电压vc2max的大小即表征ac信号输入周期的长短；通过采样保持信号将vc2max的平均值传输给第二参考电压v-，即第二比较器u2的反相输入端；当ac周期越长时，vc2max越大，对应的第二参考电压v-的值越大，从而使计时器延迟时间td越长，实现延迟时间的自适应控制。

在本实用新型的一实施例中，所述控制方法包括：获取输入电压采样信号va的频率，并根据输入电压采样信号va的频率确定计时器延迟时间。(1)若输入电压采样信号va(即输入电压ac信号)为固定输入频率，或频率变化范围小于设定值，所述计时器延迟时间获取单元将计数器延迟时间设定为第一时间。比如50hz的ac输入时，半波周期为10ms，取合适的系统参数使图4中，计数器td时间为8ms。该方案实现起来简单、可靠。(2)若输入电压采样信号va的频率变化大于设定值，通过峰值电压采样确定输入电压采样信号va的频率，并根据频率调整第二参考电压v-的值，使计时器延迟时间满足设定要求。

在本实用新型的一实施例中，所述控制方法通过一控制电路实现；所述控制电路的组成可参见以上各个实施例的描述。

在本实用新型的一实施例中，比较分压信号va0与第一参考电压vth的大小，当va0大于第一参考电压vth时，第一比较器u1输出低电平，第一开关管q1关断，通过第一电流源i1对第一电容c1充电；比较第一电容c1的电压v+与第二参考电压v-的大小，当第一电容c1的电压v+大于第二参考电压v-时，泄放电路开启，输入电压采样信号va通过设定的第二电流源ib对地放电。

在本实用新型的一实施例中，所述控制方法包括根据ac频率采样调整计时器延迟时间的步骤，具体包括：分压信号va0与第三参考电压vb比较产生一个方波信号，通过所述d触发器采样上升沿信号，d触发器的输出高电平时间即为采样的ac输入周期，在d触发器的q端输出高电平期间，第一开关s1开通，第二开关s2关闭，第三电流源ia对第二电容c2充电，第二电容c2的达到的最高电压vc2max的大小即表征输入电压采样信号va输入周期的长短；通过相关的采样保持信号将vc2max的平均值传输给第二参考电压v-，即第二比较器u2的反相输入端；当ac周期越长时，vc2max越大，对应的第二参考电压v-的值越大，从而使计时器延迟时间td越长，实现延迟时间的自适应控制。

综上所述，本实用新型提出的控制电路，可极大降低泄放电流所带来的系统损耗。尤其在轻载或空载时，系统增加的损耗降低尤为明显；本实用新型可降低空载待机损耗，同时提高芯片带载能力。本实用新型设计的电路简洁可靠；本实用新型可以根据实际情况设定延迟时间，灵活度较大。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

这里本实用新型的描述和应用是说明性的，并非想将本实用新型的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本实用新型的精神或本质特征的情况下，本实用新型可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本实用新型范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。