专利名称：输出方法及相应的输出电路的制作方法
技术领域：
本发明涉及一种过程信号的输出方法以及相应的输出电路，用于在出现输出条件时把过程信号输出到一个待控制的过程。
在技术过程的控制中，常常需要连续不断地对技术过程所提供的输入信号进行监控，在监控期间要对提供给过程的输出信号加以保持，并且当一个规定的输出信号出现时则需要把那些输出信号加以转换。现有技术中，由一个比较器监控转换点的到达，在到达转换点情况下，该比较器触发一个中断，由此暂停一个处理器且转换输出端。基于不可预见的中断封锁时间，在输出端转换时可能出现不同的运行时间。此外，还可以采用高优先中断暂停用于转换输出端的中断程序。由此得出的结果是输出端只能慢慢地而不能以精确的可重复的反应时间转换。
从DE 3204098 A1中已知一种用于输出控制信息的电路布置，在这种电路布置中，借助一个定时电路，在运行一段规定的时间间隔之后，把一个数据从缓冲存储器传输给一个外围设备。
从EP 0327720 A1已知一种输入/输出电路，在该电路中，在一个阈值鉴别器中将一个输入信号与一个额定值进行比较。
本发明的目的在于提供一种方法和其相应的电路，借助该方法和其相应的电路能在可重复的反应时间内迅速、简捷且可靠地实现输出端的转换。
本发明目的的方法通过权利要求1的特征来实现而本发明目的的电路则通过权利要求4的特征来实现。
输出条件可以是任意性质的。例如待输出的过程信号可能是在达到一段规定的时间或者被操作者按动一个规定的健时被触发。然而通常情况下，当待控制的过程所提供的输入信号与一个额定输入信号一致或者该输入信号最初小于(或大于)该额定输入信号时，才输出应该输出的过程信号。因此，两个信号都被传送给一个由比较器构成的监控单元，在所传送的信号相等或者在信号间出现所需的逻辑关系时，该监控单元触发控制信号。所述输入信号例如可以是一个单、双输入信号的规定组合，或者是一个规定的、预先确定的计数器状态。
通过权利要求2或权利要求5的特征，可以避免当过程信号尚未完全储存到缓冲存储器中时过程信号的输出。
通过权利要求3或权利要求6的特征，可以保证当不满足输出条件时，也能够把新的信号存储到输出存储器中。
从下面对一个实施例的阐述中将得出本发明的其他的优点和细节。其中
图1是一个可编程控制组件。
根据图1，可编程控制组件1具有一个逻辑单元2。该逻辑单元2可与一根数据总线3相连接。经该数据总线3，逻辑单元2能够与其它的图1中未示出的可编程控组件通信，特别是能够与可编程控制总单元通信。
组件1经输出存储器4把输出信号输出到一个待控制的技术过程P。该输出存储器4通常由锁存器构成。同样，组件1经输入存储器5把输入信号读入到组件1中，输入存储器5同样由锁存器构成。该输入存储器5也可以是例如计数器或串联接口。被读入的输入信号在组件1中将与一个额定输入信号进行比较。当两者相等时便向输出存储器4传送新的输出信号，这些新的输出信号被存储在该输出存储器4中并且被输出到过程P。其具体步骤如下在逻辑单元2存储了以下内容即在何种输入信号格式下必须改变输出信号及随后应该输出的过程信号具有何值。因此逻辑单元2把该输入信号格式作为额定输入信号存储到比较器6中。此外，逻辑单元2经传输线7把待输出的过程信号输送到缓冲存储器8的缓冲存储器输入端8′。接着，逻辑单元件2经控制线路9激活缓冲存储器8，该缓冲存储器仍是由锁存器构成的。这样，传来的过程信号被接收到缓冲存储器8中并且在那里被存储起来，并经过缓冲存储器输出端8″和传输线10被传送到输出存储器4的输出存储器输入端4′。
为了能够防止在错误的时间触发比较器6，在比较器6和输出存储器4之间设置了一个“与”门电路12。“与”门电路12的一个输入端12′与比较器指示输出端6′相连接并且其另一输入端经控制线路11与逻辑单元2相连接。在缓冲存储器8存储待输出的过程信号期间和在为比较器6预给定额定输入信号期间，逻辑单元2经控制线路11输出一个0值封锁信号。这样做的效果是，在“与”门电路12中阻止了可能发生的过早触发比较器6的情况。在存储过程终止后，逻辑单元2经控制线路13启动比较器6。此外该逻辑单元还把经控制线路11输出的封锁信号置1，这样“与”门电路12的输出端12″便由比较器6的输出信号来决定。
在这种操作状态运行情况下，逻辑单元2经控制线路14持久启动输入存储器5，这样使得由过程P提供的输入信号被不断地读入到输入存储器5并被传送到逻辑单元2和比较器6。比较器6把从待控制的过程P传送来的输入信号与事先由逻辑单元2得出的额定输入信号相互进行比较。当信号一致时，比较器6便触发一个控制信号。该控制信号从比较器指示输出端6′经“与”门电路12和“或”门电路15被传送给输出存储器4的输出存储器控制输入端18。接着，输出存储器4接收由缓冲存储器8传送的过程信号并且经输出存储器输出端4″将它们输出到待控制的过程P。
此外，比较器6还经控制线路16把输出条件的出现情况通知给逻辑单元2，这样该逻辑单元便可以重新给比较器6加载一个新的额定输入信号并且给缓冲存储器8加载一个新的待输出的过程信号，这样在下次信号相等时便重复该过程。
为了能够在不受比较器6的输出信号的影响的情况下访问输出存储器4，在“与”门电路12和输出存储器控制输入端18之间设置了“或”门电路15。该“或”门电路15的一个输入端15′与“与”门电路12的输出端12″相连接，而另一输入端则经控制线路17与逻辑单元2相连接。该“或”门电路15的输出端15″与输出存储器控制输入端18相连接。经控制线路17输出的释放信号通常为0值，因此“或”门电路15的输出信号由“与”门电路12的输出信号来决定。当控制线路17上的释放信号值为1时，则可以不受比较器6的输出信号的影响，将新值存储到输出存储器4中。当由于其他原因而并非出现输出条件要变动输出存储器4的输出信号时，则要求上述情况。这种情况的例子主要出现在控制起动和意外事件情况下，例如在紧急停车情况下。
上述电路可以分立构成。但最好设置在一个集成开关电路19中。它可以用于一个模块式的可编程控制组件中。
权利要求
1.一种过程信号的输出方法，用于在出现输出条件时把过程信号输出到一个待控制的过程(P)，包括以下步骤-待输出的过程信号被存储在一个缓冲存储器(8)中并且从该缓冲存储器(8)被传送到一个输出存储器(4)，-由一个比较器(6)监控输出条件的出现，一个由待控制的过程(P)所提供的输入信号和一个额定输入信号均被传送给所述比较器，-该比较器(6)把待控制的过程(P)提供的输入信号与额定输入信号相互进行比较并且在出现输出条件时把一个控制信号传输给输出存储器(4)，-输出存储器(4)在得到控制信号时便接收由缓冲存储器(8)传送的过程信号并将其输出到待控制的过程(P)。
2.根据权利要求1所述的输出方法，其特征在于，-由一个逻辑单元(2)提供待输出的过程信号，-所述控制信号首先与一个由逻辑单元(2)提供的封锁信号进行“与”运算，并且-所得“与”信号被传输给输出存储器(4)。
3.根据权利要求2所述的输出方法，其特征在于，-所得“与”信号与一个由逻辑单元(2)提供的释放信号进行“或”运算并且-所得“或”信号被传输给输出存储器(4)。
4.一种过程信号的输出电路，它具有-一个输出存储器(4)，在输出存储器控制输入端(18)存在一个写信号时，经一个输出存储器输入端(4′)可以存储过程信号，这些过程信号可以经一个输出存储器输出端(4″)输出到一个待控制的过程(P)，-一个缓冲存储器(8)，经一个缓冲存储器输入端(8′)可以缓存过程信号，这些过程信号可以经一个缓冲存储器输出端(8″)传输到输出存储器(4)，-一个比较器(6)，借助该比较器可以对过程信号输出条件的出现予以监控，在该比较器的一端可输入应由待控制的过程(P)读入的输入信号，在其另一端可输入额定输入信号，在此，在出现输出条件时，经由比较器指示输出端(6′)可以接收一个控制信号，-其中输出存储器输入端(4′)与缓冲存储器输出端(8″)相连接，而输出存储器控制输入端(18)则与比较器指示输出端(6′)相连接。
5.根据权利要求4所述的输出电路，其特征在于，-它具有一个逻辑单元(2)，该逻辑单元与缓冲存储器输入端(8′)相连接，-它具有一个带两个“与”门电路输入端(12′)和一个“与”门电路输出端(12″)的“与”门电路(12)。-所述“与”门电路输入端(12′)分别与比较器指示输出端(6′)和逻辑单元(2)相连接，并且-所述“与”门电路输出端(12″)与输出存储器控制输入端(18)相连接。
6.根据权利要求5所述的输出电路，其特征在于，-它具有一个带两个“或”门电路输入端(15′)和一个“或”门电路输出端(15″)的“或”门电路(15)，-所述“或”门电路输入端(15′)分别与“与”门电路输出端(12″)和逻辑单元(2)相连接，并且-所述“或”门电路输出端(15″)与输出存储器控制输入端(18)相连接。
7.根据权利要求4至6之一所述的输出电路，其特征在于，它被集成在一个集成开关电路(19)中。
8.一种模块式的可编程控制组件，它具有权利要求4至7之一的输出电路。
全文摘要
一种输出方法及其输出电路,一种过程信号的输出电路具有一个输出存储器(4),在输出存储器控制输入端(18)存在一个输入信号时,经一个输出存储器输入端(4′)可以存储过程信号,这些过程信号可以经一个输出存储器输出端(4″)输出到一个待控制的过程(P),还具有一个缓冲存储器(8),经一个缓冲存储器输入端(8′)可以缓存过程信号,这些过程信号可以经一个缓冲存储器输出端(8″)传输到所述输出存储器(4),还具有一个比较器(6),借助该比较器可以监控过程信号输出条件的出现,在出现输出条件时,经由比较器指示输出端(6′)可以接收一个控制信号,其中输出存储器输入端(4′)与缓冲存储器输出端(8″)相连接,而输出存储器控制输入端(18)则与比较器指示输出端(6′)相连接。
文档编号G05B19/045GK1181821SQ96193288
公开日1998年5月13日 申请日期1996年3月28日 优先权日1995年4月19日
发明者理查德·金泽尔, 马里奥·梅尔 申请人:西门子公司