发生过冲也不会以使节点DRVG的电压上升的方式进行动作。
[0035]这样，在处于稳定状态时使过冲抑制电路130的动作停止，仅在非调节状态时使过冲抑制电路130动作，从而能够抑制输出电压Vout的过冲。另外，在稳定状态中过冲抑制电路130不动作，因此能够削减稳定状态下的功耗，并且能够防止输出电压Vout的下降、输出噪声的增大。
[0036]如以上说明的那样，第一实施方式的稳压器仅在非调节状态时使过冲抑制电路动作，从而能够在稳定状态中停止过冲抑制电路的动作而防止输出电压Vout的下降、输出噪声的增大。另外，能够削减稳定状态下的功耗。
[0037]此外，对于过冲检测电路110和过冲抑制电路130，采用图1的结构进行了说明，但是并不限定于该结构，只要为能够检测出输出电压Vout的过冲并加以抑制的结构，则任何结构均可。
[0038]<第二实施方式>
图3是第二实施方式的稳压器的电路图。与图1的不同点在于在NMOS晶体管141的源极与接地端子之间连接恒流电路301。其他与图1同样。
[0039]对第二实施方式的稳压器的动作进行说明。当电源电压VDD变动而从非调节状态成为稳定状态时，通过使用恒流电路301，使NMOS晶体管141平缓地导通，即，使节点NI平缓地成为低电平，能够使过冲抑制电路130的动作平缓地停止。这样，能够在完全抑制输出电压Vout的过冲后，使过冲抑制电路130的动作停止，能够防止在过冲尚未完全抑制的情况下停止过冲抑制电路130的动作。其他动作与第一实施方式同样。
[0040]如以上说明的那样，第二实施方式的稳压器仅在非调节状态时使过冲抑制电路动作，在稳定状态停止过冲抑制电路的动作，从而能够防止输出电压Vout的下降、输出噪声的增大。另外，能够削减稳定状态下的功耗。而且，能够防止在过冲尚未完全抑制的情况下停止过冲抑制电路的动作。
[0041]<第三实施方式>
图4是第三实施方式的稳压器的电路图。与图1的不同点在于在PMOS晶体管121的栅极与节点DRVG之间连接电平移位电路401。
[0042]图5是示出电平移位电路401的电路图的一个例子的电路图。电平移位电路401包括:PM0S晶体管511、η个二极管连接的阻抗元件即PMOS晶体管501到50η、恒流电路512、输入端子411和输入端子412。其他与图1同样。
[0043]对第三实施方式的稳压器的连接进行说明。PMOS晶体管511的栅极经由输入端子411与误差放大电路103的输出连接，漏极与接地端子100连接。在PMOS晶体管511的源极与输出端子412之间串联连接有二极管连接的η个PMOS晶体管501?50η。恒流电路512的一个端子与电源端子101连接，另一个端子与输出端子412连接。其他与图1同样。
[0044]对第三实施方式的稳压器的动作进行说明。若PMOS晶体管511、PM0S晶体管501至50η的阈值为Vtp，则电平移位电路401的输入端子411与输出端子412间的电压表示为(n + I) X I Vtp I ο在此，η为PMOS晶体管501至50η的个数，通过调节个数，能够调节电平移位电路401的输入端子411与输出端子412间的电压。电平移位电路401的输入端子411与输出端子412间电压和PMOS晶体管121的阈值电压之和与驱动器状态辨识电路120的反相电平相同，通过采用电平移位电路401，能够调节驱动器状态辨识电路120的反相电平。这样，能够任意设定过冲抑制电路130停止的节点DRVG的电压，并能任意设定抑制输出电压Vout的过冲后使过冲抑制电路130的动作停止的时间。
[0045]图6是示出电平移位电路401的其他例子的电路图。设有:在栅极与输入端子411连接、漏极与接地端子100连接、源极与恒流电路512连接的PMOS晶体管511、以及在PMOS晶体管511的源极与输出端子412之间对各自的源极连接恒流电路611?61m的PMOS晶体管601?60m。若PMOS晶体管511、PM0S晶体管601至60m的阈值为Vtp，则电平移位电路401的输入端子411与输出端子412间的电压表示为(m+l)X I Vtp I。因此，通过调节PMOS晶体管601至60m的个数，能够调节电平移位电路401的输入端子411与输出端子412间的电压。电平移位电路401的输入端子411与输出端子412间电压和PMOS晶体管121的阈值电压之和与驱动器状态辨识电路120的反相电平相同，通过采用电平移位电路401，能够调节驱动器状态辨识电路120的反相电平。这样，能够任意设定停止过冲抑制电路130的节点DRVG的电压，并且能够任意设定抑制输出电压Vout的过冲后停止过冲抑制电路130的动作的时间。
[0046]此外，作为使过冲抑制电路130的动作停止的晶体管，采用了图4的NMOS晶体管141，但不限于该结构，只要为接受驱动器状态辨识电路120的信号而能够停止过冲抑制电路130的动作的结构，则任何结构均可。
[0047]另外，图5的二极管连接的η个PMOS晶体管501至50η也可以置换为电阻。而且，关于电平移位电路401，采用图5或图6的结构进行了说明，但不限于该结构，只要为能够调节驱动器状态辨识电路120的反相电平的结构，则任何结构均可。
[0048]如以上说明的那样，第三实施方式的稳压器仅在非调节状态时使过冲抑制电路动作，在稳定状态停止过冲抑制电路的动作，从而能够防止输出电压Vout的下降、输出噪声的增大。另外，能够削减稳定状态下的功耗。而且，能够任意设定抑制输出电压Vout的过冲后停止过冲抑制电路的动作的时间。
【主权项】
1.一种稳压器，包括: 基准电压电路，产生基准电压； 输出晶体管，输出输出电压； 误差放大电路，对将所述输出电压分压后的分压电压与所述基准电压之差进行放大并输出，控制所述输出晶体管的栅极； 过冲检测电路，对输入端子输入基于所述输出电压的电压；以及过冲抑制电路，对输入端子输入所述过冲检测电路的输出，输出端子与所述误差放大电路的输出端子连接， 所述稳压器的特征在于，具备: 驱动器状态辨识电路，输入端子与所述误差放大电路的输出端子连接，辨识所述输出晶体管的状态；以及 第一晶体管，栅极与所述驱动器状态辨识电路的输出端子连接，漏极与所述过冲抑制电路的输入端子连接，根据所述驱动器状态辨识电路的输出使所述过冲抑制电路的动作停止。
2.如权利要求1所述的稳压器，其特征在于， 在所述第一晶体管的源极连接有第一恒流电路。
3.如权利要求1或2所述的稳压器，其特征在于， 所述驱动器状态辨识电路具备: 第二晶体管，栅极与所述误差放大电路的输出端子连接； 第二恒流电路，与所述第二晶体管的漏极连接；以及 反相器，输入与所述第二晶体管的漏极连接，输出与所述第一晶体管的栅极连接。
4.如权利要求3所述的稳压器，其特征在于， 所述驱动器状态辨识电路在所述误差放大电路的输出端子与所述第二晶体管的栅极之间具备电平移位电路。
5.如权利要求4所述的稳压器，其特征在于， 所述电平移位电路具备: 第三晶体管，栅极与所述电平移位电路的输入端子连接，漏极与接地端子连接； 第三恒流电路，一个端子与电源端子连接，另一个端子与所述电平移位电路的输出端子连接；以及 阻抗元件，设置在所述第三晶体管的源极与所述第三恒流电路的另一个端子之间。
6.如权利要求5所述的稳压器，其特征在于， 所述阻抗元件由电阻或二极管连接的晶体管构成。
7.如权利要求4所述的稳压器，其特征在于， 所述电平移位电路具备: 第三恒流电路，一个端子与电源端子连接； 第三晶体管，栅极与所述电平移位电路的输入端子连接，源极与所述第三恒流电路的另一个端子连接，漏极与接地端子连接； 第四恒流电路，一个端子与所述电源端子连接； 第四晶体管，栅极与所述第三晶体管的源极连接，源极与所述第四恒流电路的另一个端子连接； 第m恒流电路，一个端子与所述电源端子连接，其中m为5以上的整数；以及第m晶体管，栅极与第m — I晶体管的源极连接，源极与所述第m恒流电路的另一个端子和所述电平移位电路的输出端子连接。
【专利摘要】本发明提供在稳定状态下不进行过冲的抑制而能够防止输出电压的下降、输出噪声的增大的稳压器。采用这样的结构，即，具备：基于输出电压检测过冲的过冲检测电路；基于过冲检测电路的输出控制误差放大电路的输出端子的过冲抑制电路；以及基于误差放大电路的输出电压辨识输出晶体管的状态的驱动器状态辨识电路，驱动器状态辨识电路控制过冲抑制电路的动作。
【IPC分类】G05F1-56
【公开号】CN104808732
【申请号】CN201510039913
【发明人】富冈勉, 杉浦正一
【申请人】精工电子有限公司
【公开日】2015年7月29日
【申请日】2015年1月27日
【公告号】US20150214838