可编程逻辑控制器的ram的检查方法以及可编程逻辑控制器的制造方法
【专利说明】可编程逻辑控制器的RAM的检查方法以及可编程逻辑控制
□ □
技术领域
[0001]本发明涉及可编程逻辑控制器的RAM的检查方法以及可编程逻辑控制器。
[0002]本申请要求于2014年3月25日提交的日本专利申请第2014-061861号的优先权，并在此引用其全部内容。
【背景技术】
[0003]可编程逻辑控制器(Programmable Logic Controller，以下记载为PLC)被用于工厂的自动机械的控制等。PLC是小型的计算机，具备执行程序的中央处理装置(以下记载为CPU)，PLC在程序的制作中利用模拟了梯形电路的梯形图，并适当地改写成与用途匹配的顺序程序而加以利用。然后，向PLC输入与来自各种输入设备(开关、传感器等)的导通状态相关的信号(接通或者断开的信息)，PLC使用将各种输入设备组合成所希望的方式的(以串联或者并联的方式连接的)顺序程序，来控制(输出接通或者断开信号等)输出设备(继电器、马达等)。
[0004]另外，在工厂等使用的PLC需要满足规定的安全标准(例如IEC标准)，作为该安全标准中的一项有与CPU利用的RAM (Random Access Memory的简称。能够对任意的地址随时读写的存储器)相关的安全标准。对于用于满足与该RAM相关的安全标准的检查方法，考虑各种方法，例如能够通过使用Galpat这一方法进行RAM的检查来满足与RAM相关的安全标准。但是，若使用Galpat的方法进行RAM的检查，则需要非常长的时间(例如2?3个小时左右)，由于导致在RAM的异常检测上耗费时间，所以不优选。
[0005]在日本特开平8 - 87429号公报中，作为对PLC的应用程序的存储区域(ROM的区域)进行检查的方法，预先将合计了检查对象区域的程序代码的校验和(检查基准值)存储于ROM，其中，PLC的应用程序用于进行与用途相应地变更的顺序控制。在执行检查时，合计从检查对象区域的ROM读出的值，并判定与存储于ROM的校验和是否一致。
[0006]另外，在日本特开2006 - 40122号公报中，将PLC的检查对象的RAM的区域分割成多个，每当接通一次电源时将一个检查单位作为对象进行检查，若切断电源并再次接通电源，则对在上次的电源切断前检查出的检查单位的下一检查单位进行检查。
[0007]日本特开平8 - 87429号公报所记载的检查方法是进行存储于ROM的程序代码的检查的方法，并不进行能够随时改写值的RAM的检查，并不能够应用于RAM的检查。
[0008]另外，由于日本特开2006 - 40122号公报所记载的检查方法不在电源接通时一次检查成为检查对象的RAM区域的全部区域，而在每当接通电源时逐点检查，由于在进行了第N次的电源接通时检查对象的RAM区域的整体的检查才得以完成，所以从RAM产生异常至检测到异常耗费时间，不优选。
【发明内容】
[0009]本发明的目的之一在于提供一种能够用几分钟左右来实施成为检查对象的RAM检查区域内的全部的RAM的检查，并且能够适当地满足规定的安全标准的可编程逻辑控制器的RAM检查方法以及可编程逻辑控制器。
[0010]本发明的一个方式的可编程逻辑控制器的RAM的检查方法具有写入读出步骤，在该写入读出步骤中，将RAM的成为检查对象的区域即RAM检查区域分割成多个块，并使用控制装置针对将从已分割的所述块中提取出的两个块组合而成的组合块内的各单位存储区域，写入了规定值之后，顺序检查从该单位存储区域读出的值是否与写入的值一致，其特征在于，所述控制装置针对从已分割的多个所述块中提取出两个块而组成的全部组合执行所述写入读出步骤。
[0011]根据上述方式，通过针对从分割RAM检查区域而成的多个块中提取出两个块而组成的全部组合执行写入读出步骤，能够适当地满足规定的安全标准(IEC标准等)，并且能够在更短时间内进行RAM的检查。
[0012]本发明的其他方式在上述方式的可编程逻辑控制器的RAM检查方法的基础上，在所述RAM设置有与所述RAM检查区域不同的区域即RAM暂时移存区域，所述块内的单位存储区域的个数被设定为所述RAM暂时移存区域的单位存储区域的个数的1/2以下，所述控制装置在将提取出的所述组合块内的各单位存储区域的值存储至所述RAM暂时移存区域之后，执行所述写入读出步骤，在执行了所述写入读出步骤之后将存储至所述RAM暂时移存区域的值写回至原来的所述组合块内的各单位存储区域，在所述RAM的检查之后再现并维持在所述RAM的检查之前存储于所述RAM检查区域的值。
[0013]根据上述方式，能够使分割成多个的各块的尺寸为适当的尺寸，即便是RAM检查后，也能够使RAM检查区域的RAM的值适当地保持RAM检查前的值。
[0014]本发明的其他方式为可编程逻辑控制器，该可编程逻辑控制器搭载有使用上述方式的可编程逻辑控制器的RAM检查方法来进行所述RAM检查区域的RAM的检查的RAM检查程序。
[0015]根据上述方式，能够实现能够在更短时间内进行适当的RAM的检查的可编程逻辑控制器。
【附图说明】
[0016]通过以下参照附图对本发明的优选实施方式进行的详细描述，本发明的上述以及其它特征和优点会变得更加清楚，其中，相同的符号表示相同的要素，其中:
[0017]图1是对构成本发明的PLC的控制单元、输入单元以及输出单元的外观的例子进行说明的立体图。
[0018]图2是对由控制单元、输入单元、以及输出单元构成的PLC的块结构以及连接的例子进行说明的图。
[0019]图3是对通过PLC的CPU执行的RAM检查的处理次序进行说明的流程图。
[0020]图4是对处于图3的流程图中的RAM写入读出子例行程序(SB100)的处理的详细内容进行说明的流程图。
[0021]图5是图4的接续。
[0022]图6是图5的接续。
[0023]图7是图6的接续。
[0024]图8是对包括成为检查对象的RAM检查区域的RAM的区域的结构的例子进行说明的图。
【具体实施方式】
[0025]以下，使用附图对本发明的实施方式进行说明。如图1所示，PLCl包括控制单元10、输入单元20、以及输出单元30。与输入输出的数量相应地适当增设输入单元20以及输出单元30。在输入单元20内收纳有具备用于与控制单元10连接的连接器22的输入板21，并设置有连接来自多个输入设备(开关、传感器等)的布线的输入端子25。在输出单元30内收纳有具备用于与控制单元10连接的连接器33的输出板31，并设置有连接与多个输出设备(继电器、马达等)连接的布线的输出端子35。在控制单元10内收纳有具备用于与输入单元20连接的连接器12、用于与输出单元30连接的连接器13的控制板11，并设置有能够连接个人计算机等终端装置的连接器15、用于与其他的PLC连接的连接器16等。
[0026]接下来，使用图2对PLCl的块结构以及连接的例子进行说明。在输入单元20的输入端子25上连接来自多个输入设备(开关40a、传感器40b……输入装置40η等)的布线，并向输入单元20的输入端子25输入与多个输入设备的导通状态相关的信号(接通或者断开的信息等)。被输入了的与导通状态相关的信号经由接口 21a(以下将接口记载为I/F)以及连接器22被传输至控制单元10。
[0027]控制单元10以CPUlla(与控制装置相当)为中心构成，并具备RAMllb、ROMllc。ROMllc使用EEPROM、Flash ROM等能够改写的ROM，在ROMllc存储有模拟以串联或者并联的方式连接任意的输入设备而构成的顺序电路的顺序程序等。用户能够使用终端装置50并使用梯形电路等来制作顺序程序，并能够使制作出的顺序程序存储(写入)至控制单元10。在该顺序程序中也安装(implement)有实现下述的RAM检查方法的RAM检查程序。此夕卜，在ROMllc中也储存有经由I/Fllg与终