多轴运动控制器及其闭环pwm脉冲的控制方法
【专利摘要】本发明涉及一种数控技术领域的运动控制器及控制方法，具体是指基于双核处理器的，一种多轴运动控制器及其闭环PWM脉冲的控制方法。包括主处理器核心、上位机、伺服驱动器，上位机与主处理器核心之间通过串行总线连接，将运动指令数据传送到主处理器核心，还包括一个协处理器核心和集成多通道的PWM控制器，以及共享内存，所述PWM控制器与协处理器核心共同完成位置跟踪；所述共享内存、主处理器核心、PWM控制器、协处理器核心依次连接形成闭环。1.采用单路多核心DSP数字信号处理器，不存在处理器核心间共用数据一致性问题，也提高了处理效率。2.将闭环PWM脉冲控制方法应用到运动控制中。3.本发明技术易于扩展应用。
【专利说明】
多轴运动控制器及其闭环PWM脉冲的控制方法
技术领域
[0001]本发明涉及一种数控技术领域的运动控制器及控制方法，具体是指基于双核处理器的，一种多轴运动控制器及其闭环PWM脉冲的控制方法。
【背景技术】
[0002]运动控制是数控技术的一个重要分支，经过多年的发展，产生了多种技术解决方案，都有着各自的优缺点。目前，通常采用的解决方案有:(1)CPU + FPGA方案，CPU进行插补计算处理，FPGA根据插补计算处理的结果，输出控制脉冲，控制电机运动。该方案分工合理，控制灵活，但是，需要在CPU与FPGA之间保持数据同步，存在较大的延时误差，输出脉冲精度有限，导致控制性能不是很理想，并且运动控制器硬件成本较高。(2)CPU +专用插补芯片方案，CPU负责外围的数据处理，插补与脉冲输出由专用插补芯片完成。该方案存在控制精度高，外围控制响应快等优点。但专用插补芯片还不能实现三轴以上插补算法处理，并且综合成本很高，性价比很低。(3)单CPU方案，CHJ不仅负责插补计算处理，还负责输出控制脉冲，并且，需要完成所有的外部信号响应。该方案具有成本低廉的优点。但在运动控制时，CPU往往处于高负荷或超负荷状态下，很难保证各种中断事件的及时响应，也不能做到高精度脉冲输出，高速控制能力差，外部信号响应较慢，只适合于简单、低速的运动控制。综合上述三种方案的优缺点，本着低成本、高精度、控制灵活的目标，本发明设计了基于双核处理器的，一种多轴运动控制器及闭环P丽脉冲控制方法。
【发明内容】
[0003]本发明的目的在于克服现有技术的不足，拟在数控技术领域提出了一种新的运动控制器与控制方法，具体为一种多轴运动控制器及其闭环PWM脉冲的控制方法。
[0004]本发明通过以下技术方案实现，包括主处理器核心、上位机、伺服驱动器，上位机与主处理器核心之间通过串行总线连接，将运动指令数据传送到主处理器核心，
还包括一个协处理器核心和集成多通道的PWM控制器，以及共享内存，所述PWM控制器与协处理器核心共同完成位置跟踪;所述共享内存、主处理器核心、PWM控制器、协处理器核心依次连接形成闭环。
[0005]所述主处理器核心与协处理器核心并行工作，拥有各自独立的运行内存空间，并且通过共享内存交换数据；
主处理器核心产生的信号，包括同步信号、数字比较信号、P丽调频信号等，使P丽控制器生成所需的脉冲信号；
协处理器核心接收PWM控制器产生的中断信号，完成中断事件处理，并将处理结果写入共享内存；
PWM控制器的每个通道产生脉冲控制信号，通过多通道分别输出到相应的伺服驱动器，控制电机运动。
[0006]本发明包括以下控制步骤: 步骤1、上位机通过串行总线将运动控制指令数据发送到主处理器核心，主处理器核心I根据从共享内存中读取各运动轴的当前位置与当前速度，并且周期性地进行插补算法处理;计算各轴在当前周期应该达到的目标速度与目标位置，并转换成相应通道的PWM脉冲频率，向PffM控制器的相应通道更新脉冲频率，同时，向伺服驱动器输出运动方向信号；
步骤2、PWM控制器的各个通道根据主处理器核心计算出的相应PffM脉冲频率，输出符合要求的高精度连续驱动脉冲，伺服驱动器接收到驱动脉冲，控制相应的轴电机运动；相应地，PffM控制器在每个脉冲输出时，同时产生一个与协处理器核心相应通道的中断请求；步骤3、接收到中断请求的协处理器核心，执行相应通道的中断服务处理程序，进行位置跟踪、计数等处理，并将处理结果写入共享内存，供主处理器核心在下一周期使用；
步骤4、重复步骤I至步骤3，硬件设备从共享内存起，依次经过主处理器核心、PffM控制器、协处理器核心返回共享内存，形成一个完整的处理闭环，执行一次在极短周期内的运动控制;周期性地执行上述计算，实现控制运动执行机构按预定轨迹运动。
[0007]本发明的优点在于:
1.采用单路多核心DSP数字信号处理器，相对于多芯片解决方案，采用单路多核心DSP数据信号处理器，减少了主控制芯片数量，简化了板卡外围电路，极大程度地降低硬件整体成本，同时，有利于提高控制器硬件的稳定性;主处理器核心与协处理器核心之间通过共享内存交换数据，不需要通过速度较慢的外部总线连接，没有处理器核心通信开销，不存在处理器核心间共用数据一致性问题，也提高了处理效率。
[0008]2.将闭环P丽脉冲控制方法应用到运动控制中。多通道P丽控制器的各个通道完全并行工作，能够灵活调节每个通道的输出脉冲频率，可以做到很高脉冲频率，从而产生高精度高频率的输出控制脉冲。
[0009]3.本发明技术易于扩展应用。通过采用更高运行频率的处理器核心，和更多通道数的PffM控制器，可以轻松地扩展更多运动轴，以适用更为广泛的多运动轴控制需求，同时，也更能体现出低硬件成本的优势。
【附图说明】
[0010]图1为本发明硬件结构图。
[0011]图2为本发明流程图。
【具体实施方式】
[0012]下面结合附图对本发明的优选实施例作进一步说明，参见附图1至2所示，本发明通过以下技术方案实现，包括主处理器核心1、上位机5、伺服驱动器6，上位机5与主处理器核心I之间通过串行总线连接，将运动指令数据传送到主处理器核心I，还包括一个协处理器核心2和集成多通道的PffM控制器3，以及共享内存4，所述PffM控制器3与协处理器核心2共同完成位置跟踪;所述共享内存4、主处理器核心1、PWM控制器3、协处理器核心2依次连接形成闭环。
[0013]所述主处理器核心I与协处理器核心2并行工作，拥有各自独立的运行内存空间，并且通过共享内存4交换数据；
主处理器核心I产生的信号，包括同步信号、数字比较信号、PWM调频信号等，使PWM控制器3生成所需的脉冲信号；
协处理器核心2接收PffM控制器3产生的中断信号，完成中断事件处理，并将处理结果写入共享内存4;
PWM控制器3的每个通道产生脉冲控制信号，通过多通道分别输出到相应的伺服驱动器6，控制电机运动。
[0014]本发明包括以下控制步骤:
步骤1、上位机5通过串行总线将运动控制指令数据发送到主处理器核心1，主处理器核心I根据从共享内存4中读取各运动轴的当前位置与当前速度，并且周期性地进行插补算法处理;计算各轴在当前周期应该达到的目标速度与目标位置，并转换成相应通道的PWM脉冲频率，向PffM控制器3的相应通道更新脉冲频率，同时，向伺服驱动器6输出运动方向信号；步骤2、PWM控制器3的各个通道根据主处理器核心I计算出的相应PffM脉冲频率，输出符合要求的高精度连续驱动脉冲，伺服驱动器6接收到驱动脉冲，控制相应的轴电机运动；相应地，Pmi控制器3在每个脉冲输出时，同时产生一个与协处理器核心2相应通道的中断请求；
步骤3、接收到中断请求的协处理器核心2，执行相应通道的中断服务处理程序，进行位置跟踪、计数等处理，并将处理结果写入共享内存4，供主处理器核心I在下一周期使用；步骤4、重复步骤I至步骤3，硬件设备从共享内存4起，依次经过主处理器核心1、PWM控制器3、协处理器核心2返回共享内存4，形成一个完整的处理闭环，执行一次在极短周期内的运动控制;周期性地执行上述计算，实现控制运动执行机构按预定轨迹运动。
[0015]进一步具体地举例包括，以硬件结构基于TI 28035 DSP芯片为例，该芯片包含主处理器核心1、协处理器核心2、PWM控制器3、共享内存4，该芯片内部其它存储器和外设此处未描述。主处理器核心I主频60MHz，协处理器核心2主频与主处理器核心I 一致，PWM控制器3的时钟频率为30MHz，共享内存4类型为RAM，容量为256字节。主处理器核心I和协处理器核心2与共享内存4之间均通过地址总线和数据总线通信，传递和接收共享数据。主处理器核心I与，P丽控制器3通过外设总线进行同步信号、数字比较信号的交互。，P丽控制器3通过CPU总线将中断信号传递给协处理器核心2。主处理器核心I与上位机5通过串口总线交互数据。协处理器核心2可响应多个中断处理任务。PffM控制器3也可产生多路脉冲输出，控制多台伺服驱动器6，同时每一路脉冲产生一路中断信号，协处理器核心2响应每一路中断信号后进入该路中断的任务处理。主处理器核心I和协处理器核心2通过共享内存4交换数据。主处理器核心I接收上位机5发送的运动控制指令数据。
[0016]软件结构为主处理器核心I和协处理器核心2的程序并行执行分布式处理。主处理器核心I的程序包含三个任务，任务一接收上位机5下发的NC指令数据，并将这些数据经过插补算法处理后按轴数目生成每个轴每个插补周期的插补距离和目标位置，同时将插补距离和目标位置保存在一个循环队列缓冲区，该缓冲区每个轴保存20个或更多插补周期的插补距离和目标位置。任务二从循环队列缓冲区中取出下一需要处理的插补周期的目标位置，与保存的上一插补周期目标位置比较得出下一周期的运动方向，并将下一周期目标位置保存。同时任务二从共享内存4读取当前轴实际运动的脉冲位置，与上一周期目标位置相减得出位置误差，将该误差乘以一个比例因子后生成插补距离修正因子。最后从循环队列缓冲区中取出下一周期插补距离，乘上修正因子，即得到轴的下一周期插补距离，将该距离除以插补周期得出脉冲频率。将该脉冲频率换算成脉冲周期后写入对应轴通道的PWM控制器寄存器即产生下一周期脉冲输出。
[0017]脉冲位置反馈及脉冲频率修正可用下列公式表示:
脉冲频率=[下一周期插补距离X (当前周期目标位置-实际反馈脉冲位置)X比例因子]/插补周期
任务三控制各路脉冲的停止和方向改变。任务二产生下一插补周期的方向信号，如果下一周期的脉冲周期为零则任务二产生停止信号。任务三接收停止信号或换向信号后，实时判断当前脉冲是否结束，如果结束则立即控制脉冲停止;或立即控制脉冲换向。
[0018]本发明仅使用一颗双核处理器，利用处理器内部主处理器完成插补算法及插补缓冲区数据产生、PWM脉冲产生及运动位置修正，大大降低了硬件成本，同时满足了多轴高速高精度运动性能要求。在所实施的TI 28035芯片平台上四轴插补周期仅需400us，输出脉冲频率达到500KHZ，脉冲周期误差仅为33ns。采用更高性能的处理器可以实现插补轴数更多且周期更短，并且输出脉冲的性能更高。
[0019]本发明的创新点在于:
1、采用单路多核心DSP数字信号处理器。相对于多芯片解决方案，采用单路多核心DSP数据信号处理器，减少了主控制芯片数量，简化了板卡外围电路，极大程度地降低硬件整体成本，同时，有利于提高控制器硬件的稳定性;主处理器核心I与协处理器核心2之间通过共享内存交换数据，不需要通过速度较慢的外部总线连接，没有处理器核心通信开销，不存在处理器核心间共用数据一致性问题，也提高了处理效率。
[0020]相对于单芯片解决方案，采用单路多核心DSP数字信号处理器，不仅拥有两个处理器核心，同时，集成了多通道的PWM控制器3。主处理器核心1、协处理器核心2与PWM控制器3彼此完全独立，并行工作，任务分配合理，分工又合作，充分挖掘各执行单元的潜能和优势，最大程度地提高运动控制器的吞吐量，既能保证各中断事件的及时响应，也能做到高精度的脉冲输出，满足高速度、高频率运动控制的需求。
[0021]2、将闭环P丽脉冲控制方法应用到运动控制中。多通道的P丽控制器3的各个通道完全并行工作，能够灵活调节每个通道的输出脉冲频率，可以做到很高脉冲频率，从而产生高精度高频率的输出控制脉冲。由于PWM控制器3本身并不能做到对运动位置的跟踪，而是由PffM控制器3与协处理器核心2共同完成位置跟踪。具体地，PffM控制器3的每个通道在输出脉冲时，能够向协处理器核心2发出中断请求，高运行频率的协处理核心2能及时响应与处理PffM控制器3发出的每个中断请求，执行相应的中断服务处理程序，完成位置跟踪、计算等处理，并将处理结果写入共享内存4，供主处理器核心I使用，形成一个从共享内存4起，依次经过主处理器核心1、P丽控制器3、协处理器核心2最终返回共享内存4的控制闭环。达到高精度脉冲输出与精确位置跟踪的运动控制需求。
[0022]3、本发明技术易于扩展应用。通过采用更高运动频率的处理器核心，和更多通道数的PWM控制器3，可以轻松地扩展更多运动轴，以适用更为广泛的多运动轴控制需求，同时，也更能体现出低硬件成本的优势落。
【主权项】
1.多轴运动控制器及其闭环HVM脉冲的控制方法，包括主处理器核心(I)、上位机(5)、伺服驱动器(6)，上位机(5)与主处理器核心(I)之间通过串行总线连接，将运动指令数据传送到主处理器核心(I)，其特征在于， 还包括一个协处理器核心(2)和集成多通道的HVM控制器(3)，以及共享内存(4)，所述PWM控制器(3)与协处理器核心(2)共同完成位置跟踪；所述共享内存(4)、主处理器核心(I)、PffM控制器(3 )、协处理器核心(2 )依次连接形成闭环。2.根据权利要求1所述的多轴运动控制器及其闭环PffM脉冲的控制方法，其特征在于: 所述主处理器核心(I)与协处理器核心(2)并行工作，并且通过共享内存(4)交换数据。3.根据权利要求1所述的多轴运动控制器及其闭环PffM脉冲的控制方法，其特征在于: 主处理器核心(I)产生的信号使PWM控制器(3)生成所需的脉冲信号。4.根据权利要求1所述的多轴运动控制器及其闭环PffM脉冲的控制方法，其特征在于: 协处理器核心(2)接收PWM控制器(3)产生的中断信号，完成中断事件处理，并将处理结果写入共享内存(4)。5.根据权利要求1所述的多轴运动控制器及其闭环PffM脉冲的控制方法，其特征在于: PWM控制器(3)的每个通道产生脉冲控制信号，通过多通道分别输出到相应的伺服驱动器(6)，控制电机运动。6.根据权利要求1或5所述的多轴运动控制器及其闭环PWM脉冲的控制方法，其特征在于包括以下控制步骤: 步骤1、上位机(5)通过串行总线将运动控制指令数据发送到主处理器核心(1)，主处理器核心(I)根据从共享内存(4)中读取各运动轴的当前位置与当前速度，并且周期性地进行插补算法处理;计算各轴在当前周期应该达到的目标速度与目标位置，并转换成相应通道的P丽脉冲频率，向PffM控制器(3)的相应通道更新脉冲频率，同时，向伺服驱动器(6)输出运动方向信号； 步骤2、PWM控制器(3)的各个通道根据主处理器核心(I)计算出的相应PffM脉冲频率，输出符合要求的高精度连续驱动脉冲，伺服驱动器(6)接收到驱动脉冲，控制相应的轴电机运动;相应地，PWM控制器(3)在每个脉冲输出时，同时产生一个与协处理器核心(2)相应通道的中断请求； 步骤3、接收到中断请求的协处理器核心(2)，执行相应通道的中断服务处理程序，进行位置跟踪、计数等处理，并将处理结果写入共享内存(4)，供主处理器核心(I)在下一周期使用； 步骤4、重复步骤I至步骤3，硬件设备从共享内存(4)起，依次经过主处理器核心(I)、PWM控制器(3)、协处理器核心(2)返回共享内存(4)，形成一个完整的处理闭环，执行一次在极短周期内的运动控制;周期性地执行上述计算，实现控制运动执行机构按预定轨迹运动。
【文档编号】G05B19/042GK105824270SQ201610138140
【公开日】2016年8月3日
【申请日】2016年3月11日
【发明人】龙佑喜, 曾胜田, 蒋卫东
【申请人】长沙晗光电子科技有限公司