专利名称：SMbus介面的触发装置的制作方法
技术领域：
本实用新型涉及一种SMbus介面的触发装置。
背景技术：
一般于SMbus(System Management BUS，系统管理汇流排，包括I2C双线式串联汇流排)介面下的数字讯号处理方式，均采用串列信号，即输入信号一经修改则输出端即产生变化，如图1A-D所示，即为由000转变为111的过程，其中，当处理元件1输入端11为1时，其输出端12立即产生相同的1的变化、直至输入端完全为111时，输出端亦为111此种方式，资料由000转变为111时，输出值会经过100与110的变化最后才成为目标值111，且当资料位元数越大，期间不稳定的输出值就越多，于配合不同的用途下、极有可能造成系统的误动作或产生其他不稳定的状况。
再者如图2所示、假设一组控制电压的列表，于一般状态下，欲将电压由原来的1.50V转变为1.55V，则其中的电压输出需经过1.70V(01111)、1.65V(01011)及1.60V(01001)后才能到达目标电压1.55V，因此，期间电压的不稳定将可能对系统造成损害，实也待有效改善。
发明内容
本实用新型所要解决的技术问题是，针对现有技术的上述不足，而提供一种确保资料的正确性及完整性以及在变换过程中的输出值稳定的SMbUs介面的触发装置。
本实用新型的上述技术问题是由如下技术方案来实现的。
一种SMbus介面的触发装置，其特征是包含一记录器及一触发器，该触发器连接于记录器的触发端，其中，该记录器的输入端是连接于欲控制的串列输入信号，该等串列输入信号暂存于记录器，通过SMbus的触发信号的触发，使暂存于记录器内的串列信号以并列信号输出，以确保资料的正确性及完整性，并确实掌握信号的传递时间。
本实用新型的优点在于1、本实用新型所提供的SMbUs介面的触发装置，是设有一记录器，于该记录器连接一触发器，使SMbus下的数字串列信号先输至该记录器构成暂存后，待接收端下达触发指令传输信号动作时，再藉由触发器的触发，使该等暂存的串列信号以并列信号输出，以确保资料的正确性及完整性，并确实掌握信号的传递时间。
2、本实用新型藉由触发器的触发方式，可将SMbus传输时的控制电压一次调整为目标值，以解决变换过程中输出值不稳的问题，防止不稳定电压造成对系统的损害。
为对本实用新型的结构、特征及其功效有进一步了解，兹列举具体实施例并结合附图详细说明如下
图1是习知数字信号传输流程图。
图2是控制电压的列表。
图3是本实用新型的电路方块图。
图4是本实用新型数字信号传输流程图。
图5是本实用新型的应用实施例电路图。
具体实施方式
请参阅图3，本实用新型主要是设有一记录器2，该记录器2连接于一触发器3，该记录器2的输入端21连接于欲控制的输入信号，使SMbus下的数字串列信号先输至该记录器2予以暂存，待接收端下达触发指令传输讯息的动作时，再通过SMbus的触发信号对该触发器3触发，使该等暂存于记录器2中的串列信号同时以并列信号由输出端22输出，如此，以确保资料的正确性及完整性，并得以确实掌握信号的传递时间。记录器2及该触发器3为一般常用的记录器及触发器，其应用已为本领域技术人员所熟知。
请参阅图4A-E，由图可看出，本实用新型于动作时，假设资料由000改为111时，输出值会经过100与110的变化，但转换的资料先暂存于记录器2中，待触发器3于触发后，再同时由输出端22输出为111，防止系统的误动作，以及其他不稳定的状况。
请参阅图5，是本实用新型的电路应用实施例，如图所示，是将本实用新型应用于CPU 4的信号传输，其中，于CPU 4与所连接的PWM 5之间设以本实用新型的控制电路，使CPU 4的输入信号先暂存于记录器2，当其所连接的触发器3通过SMbus的触发信号的触发，再由记录器2的输出端以并列信号输出，以确保资料的正确性及完整性，并确实掌握讯号传递时间，且适当防止系统的误动作或产生其他不稳定的状况。
请再参阅图2，经由本实用新型的应用，于控制电压时，当同样欲将电压由1.50V改为1.55V，可藉由串列信号暂存的方式，可一次将电压由1.60V调整为目标值的1.55V，以解决习知控制方式需径过1.70V、1.65V、1.60V后才能达到目标值的1.55V，解决改变过程中输出值不稳定的问题。
综上所述，本实用新型以纪录器配合所连接的触发器，使串列信号暂存于记录器，经由触发器的触发再以并列信号输出、防止系统误动作或产生不稳定，为一实用的设计，诚属一俱新颖性的实用新型，爰依法提出专利申请.祈钧局予以审查、早日赐准专利，至感德便。
权利要求1.一种SMbus介面的触发装置，其特征是包含一记录器及一触发器，该触发器连接于记录器的触发端，其中，该记录器的输入端是连接于欲控制的串列输入信号，该等串列输入信号暂存于记录器，通过SMbus的触发信号的触发，使暂存于记录器内的串列信号以并列信号输出，以确保资料的正确性及完整性，并确实掌握信号的传递时间。
专利摘要一种SMbus介面的触发装置，主要是设有一记录器(Register)，于该记录器连接于一触发器(Trigger)，使SMbus下的数字串列信号(Serial)先输至该记录器构成暂存的动作，待接收端下达触发指令传输讯息动作时，再藉由触发器的触发，使该等暂存的串列信号以并列信号输出，以确保资料的正确性及完整性，并确实掌握讯号的传递时间。
文档编号G06F3/00GK2625960SQ0323848
公开日2004年7月14日 申请日期2003年4月25日 优先权日2003年4月25日
发明者张智钦 申请人:钰硕科技股份有限公司