专利名称：在断电状态下保持使能电可擦除可编程只读存储器的系统的制作方法
技术领域：
本发明涉及电子系统中的数据存储，并特别涉及经受停电的系统中的数据存储。
背景技术：
如果发生掉电，电视机一般不记得其最后的操作状态。因而，掉电的发生可能使得为该装置重新编程以将其恢复为与停电时相同的状态成为必要。可能不存储的一条数据是一般由时钟计数的日时。为了省钱，时钟没有它自己的电源，因此一旦掉电，时钟就失去当前时间。还有其它多条数据可能对于掉电后恢复电视接收机的状态有用，例如电视机的开或关状态、音量级别和频道。
在一个现有技术的方案中，在掉电期间，使用EEPROM(电可擦除可编程只读存储器)来存储来自接收机的微处理器的数据。该视频处理器和EEPROM被加电直到发生了数据到非易失性存储器的传输为止。随着视频处理器的处理能力增加以提供高清晰度电视，将数据传输到非易失性存储器所需的各种元件的加电成本也随之增加。
期望改善的数据存储装置。
电可擦除可编程只读存储器(EEPROM)可包括易失性输入数据缓冲区和非易失性数据存储区。将数据传输进EEPROM的非易失性部分所需的时间包括将数据存入缓冲区所需的时间加上将数据从缓冲区传输到非易失性存储区所需的时间之和。根据本发明的一个方面，为了感测掉电并将要存储的数据从处理器传输到EEPROM的缓冲区，只要需要就在掉电发生时将电力施加到系统的处理器。仅在数据传输所需的最小时间中，将电力提供给相对高电力处理器，并在附加长度的时间中，可保持相对低电力EEPROM工作，从而允许其完成从缓冲区到EEPROM的非易失性存储部分的数据传输。
发明内容
根据本发明一个方面的视频显示器的数据存储装置包括易失性存储器，其包括在正常工作期间用于控制视频显示器的工作参数的数据。缓冲存储器具有与易失性存储器的输出端耦接的输入端。非易失性存储器具有与缓冲存储器的输出端耦接的输入端。检测器检测电力丢失，并在检测到电力丢失时，开始从非易失性存储器到缓冲存储器的第一数据传输，并开始从缓冲存储器到非易失性存储器的第二数据传输，使得在完成第一数据传输之后，发生至少一部分第二数据传输。第一电源在第一数据传输期间对易失性存储器供电，使得在第二数据传输部分期间，易失性存储器为断电状态。第二电源至少在第二数据传输部分期间对非易失性存储器供电，使得在完成第二数据传输之后，非易失性存储器为断电状态。在根据本发明一个方面的优选实施例中，该非易失性存储器包括电可擦除可编程只读存储器。根据本发明的另一方面，在所述第二数据传输部分，第二电源也对缓冲存储器供电，使得在完成第二数据传输之后，缓冲存储器为断电状态。
图1a是根据本发明一个方面的视频或电视设备的简化方框图，而图1b是图1a的非易失性存储元件的简化方框图；图2是图示了图1a的开关元件的细节的示意形式的简化示意图；图3和4是图示了根据本发明各方面的各个步骤的时间关系、波形、和电压的简化定时图。
具体实施例方式
图1a是根据本发明一个方面的视频或电视装置的部分10的简化方框图，其中显像管2接收并显示来自块3所示的模拟视频处理的信号，并且扬声器4根据音频处理器5产生的模拟信号而产生声音。调谐器6接收要观看的频道。也在图1a中，通过端口12将电力施加到代表主开关式电源的块14。电源14产生各种直流输出电压，包括-5伏、12伏、和33伏，用于为该装置的各部分加电。电源14也在端口14o1产生6伏输出，在端口14o2产生感测电压。将主开关式电源14的6伏输出从端口14o1施加到5伏线性稳压器16，并施加到3.3伏开关式电源18、2.5伏开关式电源20、和1.8伏开关式电源22，以产生该装置的各部分的供电电压。
也在图1a中，图示为24并利用指令集的处理器分别从开关式电源18和22接收1.8和3.3伏电力，并在可经由局域总线32并通过视频传输和存储器接口集成电路28存取的关联易失性随机存取SDRAM存储器(RAM)24MEM的帮助下，执行该数字电视装置的主控制处理。存储器块24MEM可看作是局域数据总线32上的微处理器24的输出缓冲区。微处理器24命令调谐器6接收用户所确定的特定频道。所接收的选中频道的信号被施加到残留边带(VSB)块98，该块通过路径96将高清晰度高级电视系统委员会(ATSC)或2H信号耦接到集成电路28，并将用于应用程序的标准清晰度(NTSC)信号数字化而通过路径97直接送到集成电路26。集成电路28从VSB块98接收处理后的信息。集成电路26处理该数字化的1H标准清晰度信号以产生音频、2H视频、和控制参数。而且，集成电路(IC)26与集成电路28共同行动来处理运动图像[图像编码]专家组(MPEG)信号，从而产生音频、2H视频、和控制参数。无论来自哪一个源，都通过路径94将音频信号从MPEG IC 26施加到音频处理器块5，并通过路径93将视频信号施加到视频处理器块3。音频控制参数如音量、频道间隔等被耦接到音频处理器5。集成电路26分别从开关式电源18和20接收3.3伏和2.5伏。集成电路28分别从开关式电源18和20接收3.3伏和2.5伏，并执行该装置的视频处理。ALTERA现场可编程门阵列(FPGA)图示为块30。这个ALTERA FPGA的零件号为EPIK30WC208-3，但是也可使用其它类型或品牌的FPGA。FPGA30分别从开关式电源18和20接收3.3伏和2.5伏的电力。FPGA 30包括门形式的“胶合”逻辑元件，用于通过图中未示出的信号路径互连该逻辑的剩余部分。块24、26、28、和30连接到指定的局域数据总线32。
通过图示为34的整流器或二极管而将图1a的线性稳压器16产生的5伏电力施加到储能电容器36。图示为块40的EEPROM电力控制开关由跨电容器36出现的电压供电，该电压在正常条件下由线性稳压器16产生的5伏电力维持。EEPROM电力控制开关40被通过路径42从FPGA 30施加的EEPROM_EN信号的状态控制，并通过路径41提供电力以使能EEPROM 44。EEPROM 44通过I2C总线99和集成电路28耦接到总线32，并因此有效地耦接到与微处理器24关联的易失性存储器24MEM。结果，在电力丢失的情况下，EEPROM 44能接收要存储的数据。
在本发明一个实施例中的EEPROM 44为ST制造的类型M24C64-WMN6T，但也可使用其它类型。在图1b中，EEPROM 44从路径41接收供电电力或电势，并将该供电电力共同施加到缓冲区50和非易失性存储区52。缓冲区50具有与双线I2C总线99相连的端口501，用于在图1a的处理器24发出命令时从其中接收数据，并将数据从第二端口502传输到非易失性存储器或存储区52的端口521。如上所述，在缓冲区50接受或接收要存储的数据的时间和缓冲区50中存储的数据被完全传输到非易失性存储器52的稍后时间之间存在时滞。
图1a中图示为块48的停电感测装置连接到主开关式电源14的端口14o2，用于产生预期完全停电的信号。作为例子，正常情况下输出端口14o2的电压取为6伏。只要开关式电源14的端口14o2的6伏电源电压超出给定值，例如取为5.5伏，则认为电力导通，并且停电感测装置48产生控制信号的第一状态。然而，当电压低于给定值时，检测器34产生发送到微处理器24的中断(INT)终端的信号，以开始存储要保存的数据，预备电力完全丢失。
图2是图示了图1a的EEPROM电力开关40的简化示意图。在图2中，PNP晶体管210的发射极连接到二极管或整流器34的阴极以及储能电容器36的热端(hot terminal)。当晶体管210导电时，接近该电容器电压的电压被施加到跨一般指定为212的分压器，该分压器包括电阻214和216的串联组合以及抽头212t。电容器218过滤抽头212t的电压。电阻214的值选择为限制电容器218的突入电流。跨电容器218的电压被施加到EEPROM 44(图1a)的Vcc输入端口，以对其供电。在图2的配置中，仅在NPN晶体管220导电时，才使能晶体管210。晶体管220的发射极接地而其集电极通过电阻222连接到电容器36。晶体管220的集电极的电压通过电阻224传递到晶体管210的基极。来自图1a的FPGA 30的EEPROM_EN信号通过图2的路径42和电阻226施加到晶体管220的基极。在将高或“三态”阻抗施加到路径42的那些间隔期间，上拉电阻228将晶体管220的基极拉为正的。当对FPGA 30的电源降到给定值例如1伏以下时，出现三态状态。因此，当正电压(逻辑“1”或逻辑“高”)施加到路径42上，或当路径42为三态时，致使晶体管220，并因此致使晶体管210导电。当通过路径42从图1a的FPGA 30施加逻辑“0”或逻辑“低”时，晶体管220不导电，并因此晶体管210不导电。
当图2的开关40打开，也就是当逻辑低电平施加到路径42时，EEPROM44的供电电压切断，并且EEPROM 44被清空。在EEPROM电力开关40导电的那些间隔期间，电力从图1a的电容器36和/或线性稳压器16流动，并为EEPROM供电以接受命令和存储数据。
“图3”是作为整体应用于图3a、3b、3c、3d、3e、3f、3g、和3h的名词。图3的波形是在该装置初始接通或启动时发生的波形。在图3中，t0代表接通时间。在接通时间t0，6伏电源电压如图3a所示升至6伏，5伏线性稳压器的输出如图3b所示升至5伏，3.3、2.5、和1.8伏电源电压如图3c、3d、和3e所示分别升高。在图3中，时间t1和t2代表这样的时间，其间图1a的FPGA 30产生图3f所示的信号路径42上的逻辑低电平，以关断晶体管210和220，从而禁止将5伏电压提供到EEPROM 44，这允许电阻216对电容器218放电，从而从EEPROM 44中去除供电电压，从而清空其输入寄存器或缓冲区。EEPROM 44的供电Vcc图示在图3h中，并可见到其仅在时间t2之前的时间降到0。实际上，时间t1开始的逻辑低电平禁止图1a的EEPROM使能开关40，结果EEPROM 44的电力输入管脚的电压倾斜降到零电压，如图3h的时间t1和t2之间所示。如图3g所示，在时间t0该装置初始启动后不久，该处理器脱离复位(不工作的)状态。为了将所有逻辑门设置为已知条件，并允许其中的任何内部时钟时间稳定，执行微处理器的复位。该复位状态是图3g的逻辑低或逻辑0电平，并且由代表微处理器的工作状态的复位条指定逻辑高或逻辑1状态。在图3的时间t2之后，该装置处于其正常工作状态，并且各种电压和信号保持在时间t2右边所示的状态，直至检测到电力丢失。
名词“图4”用于共同表示图4a、4b、4c、4d、4e、4f、4g、4h、和4i。图4的波形、状态和电压是在指定为t6的时间开始的掉电的上下文中有关的那些。图4a的曲线410代表在图1a的主开关式电源14的6伏输出端14o1产生的电压。如图4a的曲线410所示，在代表发生掉电时的时间t6，该6伏电源开始下降。图1a的5伏电源16具有其6伏输入和其5伏输出之间的1伏内在偏移。在图4的t8所示的时间，由图4e的曲线418代表的5伏电源电压的大小开始减小或“下降”，因为图1a的5伏电源16从6伏电源馈送，而该6伏电源在时间t6开始下降。在时间t8之后，5伏电源与6伏电源一致地减小。其后不久，在图4的t10所示的时间，由图4g的曲线422代表的EEPROM电源电压开始下降，因为其5伏电源大小减小。由此，图1a的EEPROM 44由5伏电源16供电直至时间t10，并且此后由电容器36和218中保持的电压供电。由图4i的状态曲线426图示EEPROM的电源，其表示代表5伏电源供电的低电平直到时间t10，并其后表示从C36/218供电直到时间t26。图1a的6伏电源14的减小的电压在图4中图示为t12的时间，跨过图1a的低电力检测器48的5.5伏触发电平。从图4的时间t12开始，图1a的低电力检测器48产生图示为图4b的412的中断命令，其施加到图1a的处理器24以开始将数据传输到非易失性存储区。从图4的时间t14开始，图1a的处理器24通过将存储命令和要存储的数据经由总线32、集成电路28、和路径99传输到图1b的EEPROM 44，来响应该中断命令，如间隔t14-t16中图4c的微处理器(P)数据传输状态414所示。在图示为图4c的414的时间间隔期间传输的数据将数据放入图1b的EEPROM 44的缓冲区50中。在图示为图4的t16的时间完成到缓冲区的数据传输。在图4中图示为时间t18的稍后时间，一旦接受到I2C总线99(未示出)的标准“停止位”，图1b的EEPROM44内部开始从缓冲区到非易失性存储器的数据传输。由从时间t18延伸到时间t20的指定为图4h的424的时间段表示从图1b中的EEPROM 44的缓冲区50到非易失性存储区52的内部数据传输间隔。
在图4中图示为时间t19的时间，6伏电源电压下降到图4a中图示的大约5伏的电平，使得P24复位，如图4d的状态416所示，并且P24成为不工作的。图1a的开关稳压器18、20、和22也从6伏电源得到它们的电力，因此在6伏电源开始下降之后，它们的电压也开始下降，如图4f的波形420所示；这一时间对于本发明并不关键，没有被指定。
在图4的时间t10之前，从该5伏电源16得到图1a的EEPROM 44的电力。由于在图1a中存在与电源16串联的二极管34，所以该二极管的正向偏压将该时间期间EEPROM 44可用的5伏降低为大约4.2伏，如图4g的曲线422所示。在图4的时间t10之后，图4e的418所代表的5伏电源电压已降至足够低，使得由电容器C36和C218提供图2的EEPROM 44可用的Vcc供电电压。来自图2的电容器C36和C218的图1的EEPROM 44可用的电压，虽然以减小的电压，但从时间t10直至后面的时间t26继续，如图4g的电压曲线422所示。图1a的EEPROM 44设定(rate)为以某一最小电源电压工作，如图4g的2.8伏所示。由此，在图4的间隔t10到t24内，由图1b和图2的电容器C36/218使能或对图1a的EEPROM 44供电，所以即使在图1a的P24在时间t19已停止工作之后，也能执行其所有功能，包括从图1b的缓冲区50到非易失性存储区52的数据传输。图1b的EEPROM缓冲区50写入非易失性存储区52的周期图示为从时间t18延伸到可在从t20到t22的范围内选择的时间，如图4h的424所示。可推导出，在用于从缓冲区到非易失性存储区传输数据的最后时间即时间t22、和缓冲区电源电压减小到低于其额定工作值的图4中图示为t24的时间之间存在保护时间。除了这一保护时间之外，在大多数制造单元中可能存在附加保护时间，这归因于以低于其最小额定值的供电电压值操作至少一些缓冲区的潜力(potential)。在装置10的设计期间，判断从图1b的缓冲区50到非易失性存储区52的数据传输所允许的时间。选择与最差(最高耗用电流)EEPROM的耗用电流(以及其它参数)相关的电容器36的标称电容，从而该最低电容电容器将保持对该EEPROM供电，直至实现了从缓冲区到非易失性存储区的数据传输的时间之后为止。由于在一般设备中，组件变更和容限的分配将远大于该最小允许值，所以在完成从缓冲区到非易失性存储器的数据传输之后将一般存在一些时间，其间EEPROM继续被充分供电以工作。由此，在5伏稳压器16不能产生有用输出之后继续对图1的EEPROM 44供电的继续供电时间位于图4的时间t8和时间t24之后的时间之间，如图4i的供电状态426所示。
在本发明的一个实施例中，间隔t10-t24为最小10毫秒(msec)。在处理器复位的时间t19和时间t22之后的时间之间，EEPROM 44能执行缓冲区中存储的数据到非易失性存储器的传输。
由此，在比将要存储的数据传输到与EEPROM 44关联的输入缓冲区所需的时间较长的时间中，相对高电力的处理器24不需要被加电，并且可以允许处理器24在EEPROM 44完成从易失性缓冲区到非易失性存储区的数据传输之前断电。这有利地降低了在保持处理器24工作直至EEPROM 44完成其操作为止的情况下所需的能量存储器的成本。仅相对低电力的EEPROM 44被加电直至数据被存储在非易失性存储器中的时间为止。由此，在紧随掉电的下一加电时，可从该EEPROM 44的非易失性存储器得到该数据。加电时EEPROM_EN对缓冲区的初始清除不影响EEPROM的非易失性部分，其保持可用。
权利要求
1.一种视频显示器的数据存储装置，包括易失性存储器，其包括用于在正常操作期间控制所述视频显示器的工作参数的数据；缓冲存储器，其具有与所述易失性存储器的输出端耦接的输入端；非易失性存储器，其具有与所述缓冲存储器的输出端耦接的输入端；检测器，用于检测电力丢失，并在检测到所述电力丢失时，开始从所述易失性存储器到所述缓冲存储器的第一数据传输、和从所述缓冲存储器到所述非易失性存储器的第二数据传输，使得在完成所述第一数据传输之后发生至少一部分所述第二数据传输；第一电源，用于在所述第一数据传输期间对所述易失性存储器供电，使得在所述第二数据传输部分期间，所述易失性存储器处于断电状态；和第二电源，用于至少在所述第二数据传输部分期间对所述非易失性存储器供电，使得在已完成所述第二数据传输之后，所述非易失性存储器处于断电状态。
2.根据权利要求1的数据存储装置，其中所述非易失性存储器包括电可擦除可编程只读存储器。
3.根据权利要求1的数据存储装置，其中在所述第二数据传输部分期间，所述第二电源也对所述缓冲存储器供电，使得在完成所述第二数据传输之后，所述缓冲存储器处于断电状态。
4.根据权利要求1的数据存储装置，其中电源电压对所述缓冲区和非易失性存储器共同地供电。
5.一种数据存储装置，包括易失数据源，所述易失数据源需要施加电力以防止所述易失数据的丢失；EEPROM，包括数据输入缓冲区和非易失性数据存储部分，所述EEPROM的所述输入缓冲区耦接到所述易失数据源，所述EEPROM也需要施加电力以防止所述输入缓冲区中的数据丢失；和耦接到所述易失数据源和所述EEPROM的供电输入端的供电源，用于一般地对所述易失数据源和所述EEPROM供电，并用于在电力丢失条件下，对所述EEPROM加电一段时间段，该时间段包括从所述易失数据源向所述EEPROM的所述缓冲区传输数据的时间加上从所述缓冲区向所述非易失数据存储区传输所述数据的时间之和，并用于在所述电力丢失条件下，对所述易失数据源加电所述时间段，该时间段期间，从所述易失数据源向所述EEPROM的所述缓冲区传输数据，但并不直到从所述缓冲区向所述非易失存储器传输所述数据的所述时间的末端。
6.根据权利要求5的数据存储装置，其中所述供电源包括经受所述电力丢失的电源；第一稳压器，耦接到所述电源和所述易失数据源的所述供电输入端，用于向其提供电力；第二稳压器，耦接到所述电源，用于产生第二供电电压，所述第二稳压器还包括能量存储器，用于趋向于保持所述第二供电电压；和可控开关部件，耦接到所述第二稳压器和所述EEPROM，用于有选择地(a)在启动期间，瞬时保持来自所述EEPROM的所述第二供电电压，以清空所述缓冲区，(b)在正常工作期间，将所述第二供电电压耦接到所述EEPROM，和(c)在检测到所述电力丢失之后的时间间隔期间，将所述第二稳压器的所述能量存储器耦接到所述EEPROM。
7.一种经受电力丢失的电子系统，所述系统包括处理器，其至少包括电力输入端口，并且还至少包括耦接到总线的数据输出端口，当到所述电力输入端口的电力失效时，所述数据输出端口的数据经受丢失，所述处理器还包括输入端口，用于接受低电压信号，并响应其而开始数据存储；经受暂时停电的第一电源(6V)；从所述第一电源得到的第二电源(3.3V、1.8V)，用于对所述处理器加电；感测部件，耦接到所述第一电源和所述处理器，用于产生电压低信号并耦接到所述处理器，所述电压低信号表示所述第一电源的电压低于特定值；从所述第一电源得到的第三电源(5V)；耦接到所述总线的EEPROM，所述EEPROM包括电力输入端口，所述EEPROM用于在所述总线上施加的命令的控制下，存储在所述总线上施加的数据；储能电容器；非线性阻抗，耦接到所述储能电容器和所述第三电源，用于在所述电容器的电压低于所述第三电源的电压的那些间隔期间，将电压耦接到所述电容器，并用于在所述电容器具有比所述第三电源高的电压的那些间隔期间，将所述储能电容器与所述第三电源隔离；可控开关部件，耦接到所述储能电容器和所述EEPROM的所述电力输入端口，用于响应于命令信号的第一状态，而将来自所述储能电容器的电力耦接到所述EEPROM的电力输入端口，并用于响应所述命令信号的第二状态，而将所述储能电容器与所述EEPROM的所述电力输入端口隔离；所述第二电源包括充足的能量存储器，以能够在产生所述电压低信号之后一段选定的时间段中操作所述处理器，所述选定的时间段足够所述处理器开始数据存储并将要存储的数据耦接到所述EEPROM；和所述储能电容器的大小选择为在第二时间段中对所述EEPROM提供供电电压，所述第二时间段大于所述选定的时间段，并足够所述EEPROM接受所述要存储的数据，并将所述要存储的数据耦接到非易失存储器。
8.根据权利要求7的电子系统，其中所述可控开关部件包括晶体管装置，包括受控电流路径，该晶体管装置一端耦接到所述储能电容器，而第二端耦接到所述EEPROM的所述电力输入端口，还包括控制电极，用于响应于使能和禁止信号而控制所述受控电流路径中流动的电流；用于产生使能信号的部件，所述用于产生使能信号的部件耦接到所述控制电极，用于在没有所述使能信号和所述禁止信号的情况下工作，从而总是使能所述EEPROM，除非存在所述禁止信号。
9.一种用于操作经受停电的系统的方法，所述方法包括以下步骤为处理器和EEPROM提供存储的能量；当感测到掉电时，开始从所述处理器向所述EEPROM的缓冲区传输要存储的数据；在所述开始数据传输之后，从所述缓冲区向所述EEPROM的非易失性存储区传输所述数据；保持给所述EEPROM的所述存储的能量，直到所述数据已从所述缓冲区传输到所述非易失性存储区的时间为止；和保持所述处理器的所述存储的电力，直到所述开始向所述EEPROM传输数据之后的时间为止，但并不到从所述缓冲区向所述非易失性存储器传输所述数据的所述时间那么久。
全文摘要
由经受掉电的源(18、22)向包括处理器(24)的系统(10)供电。为了允许在掉电之后恢复系统(10)的状态，处理器(24)的至少部分易失性数据存储在非易失性电可擦除可编程只读存储器(EEPROM)(44)中。为了完成数据传输，储能电容器(36)必须向EEPROM和处理器(24)提供电力。为了最小化储能电容量，仅在将要存储的数据传输到EEPROM的缓冲区(24MEM)之前维持处理器电力。而维持EEPROM电力直到缓冲区(24MEM)将数据传输到EEPROM的非易失性存储区的后面的时间之后为止。
文档编号G06F12/16GK1650271SQ03809739
公开日2005年8月3日 申请日期2003年4月23日 优先权日2002年4月29日
发明者威廉·J·特斯廷 申请人:汤姆森特许公司