专利名称：微处理器平台之除错架构与方法
技术领域：
本发明是关于一种除错架构与方法，且特别是关于一种微处理器平台之除错架构与方法。
背景技术：
在电脑相关技术日新月异的今天，各种微处理器平台的速度不断的提升，也应用在更多的方面，例如个人数字助理(Personal Digital Assistant，简称PDA)等相关电子产品都需用到微处理器，因此微处理器平台与接口设备之工作效能就成了大家致力改善之目标。
在习知的微处理器平台中，如图1A与图1B所绘传统之两种微处理器平台之除错讯息输出架构图，微处理器平台10在侦测到除错讯息之后，藉由微处理器平台10本身之通用输入/输出接脚102(General-purpose I/O，简称GPIO)或是微处理器平台10内建之通用异步收发传输器串接端口104(UniversalAsynchronous Receiver/Trans-mitter，简称UART)做为除错讯息之输出端口。但由于串接端口的传送速度是9600至115200bps(bit per sec，简称bps)，且通用输入/输出接脚102或通用异步收发传输器串接端口104输出之资料频宽只有1位。以现代微处理器平台10来看，其除错讯息的传输速度与微处理器平台10之执行速度相差太大，彼此之间无法互相配合，导致微处理器平台10得等待除错讯息之传输，除了造成拖慢微处理器平台10之效能外，也影响到了整个微处理器平台10的稳定性。
综合以上所述，传统微处理器平台输出除错讯息之缺点为(1)传统除错讯息输出时，因使用微处理器平台本身之通用输入/输出接脚或微处理器平台内建之通用异步收发传输器串接端口，而影响到微处理器平台之工作效能。
(2)传统除错讯息输出时之资料频宽只有1位。
(3)无法在实时的系统环境中做除错的工作。
发明内容
因此，本发明提出一种微处理器平台之除错架构，利用扩充槽做为输出接口，将微处理器平台内之除错讯息由此接口输出，并将除错讯息储存至除错卡上或藉由除错卡显示出来。
本发明另提出一种微处理器平台之除错方法，以扩充槽为输出接口，将除错讯息输出至所选择之位置，另外，也可利用输入/输出之特性将除错讯息直接输出，而不耗费微处理器平台资源。
为达上述与其它之目的，本发明提出一种微处理器平台之除错架构，此除错架构包括微处理器平台与除错卡。上述微处理器平台负责执行除错程序。上述除错卡负责储存与显示除错讯息。
其中，微处理器平台更包括扩充槽，负责输出微处理器平台内之除错讯息，且扩充槽之资料频宽为16位或32位。
其中，除错卡更包括内存与发光二极管，其内存负责储存微处理器平台之除错讯息；而发光二极管负责显示微处理器平台之除错讯息。
为达上述与其它之目的，本发明另提出一种微处理器平台之除错方法，此除错方法系于微处理器平台上执行除错程序，当有除错讯息时，除错程序自微处理器平台之扩充槽输出除错讯息，再以插置于扩充槽之除错卡来储存或显示除错讯息。
其除错程序之执行为将扩充槽初始化，并设定微处理器平台在执行除错程序时，除错讯息的输入与输出地址，接着设定除错讯息之输入、输出、标示、起始、终止、变迁、溢位等各项参数，最后选择除错讯息输出之目的地，其中，若除错讯息的最高位(MSB)＝0时，将除错讯息储存至内存中；若除错讯息的最高位(MSB)＝1时，将除错讯息以发光二极管显示。
其中，可利用输入与输出的特性直接输出除错讯息，而不耗费微处理器平台之资源。
为让本发明之上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下图1A绘示传统微处理器平台之除错讯息输出图；图1B绘示传统微处理器平台之除错讯息输出图；图2绘示本发明之实施例之一种微处理器平台之除错架构；图3绘示本发明之实施例之一种微处理器平台之除错方法；以及图4绘示本发明之实施例之一种微处理器平台之除错方法的程序执行流程。
具体实施例方式
请参照图2，其绘示为依照本发明一较佳实施例之一种微处理器平台之除错架构，此除错架构包括微处理器平台20用来执行除错程序，如熟悉此技术者可知，其中微处理器平台20可为个人数字助理，但不以此为限。再者，除错卡40负责储存或显示除错讯息。
其中，微处理器平台20还包括扩充槽30，负责输出微处理器平台20内之除错讯息，如熟悉此技术者可知，其中扩充槽30可为小型闪存(Compact Flash，简称CF)接口插槽或个人电脑内存卡国际协会(Personal Computer Memory CardInternational Association，简称PCMCIA)接口插槽，但不以此为限。
在本发明的一个实施例中，除错卡40还包括内存404与发光二极管402。内存404负责储存微处理器平台20之除错讯息，如熟悉此技艺者可知，内存404可为电子式可清除程序化只读存储器(Elec-trically ErasableProgrammable Read-Only Memory，简称EEPROM)，但不以此为限；而发光二极管402则负责显示微处理器平台20之除错讯息。
在本发明的另一个实施例中，扩充槽30之输出速度与微处理器平台20的速度相当，故输出速度快，不会影响微处理器平台20效能，如熟悉此技艺者可知，扩充槽30之资料频宽可为16位或32位，但不以此为限。
请参照图3，其绘示为依照本发明一较佳实施例之一种微处理器平台之除错方法的程序执行流程，此除错方法为在微处理器平台上执行除错程序，当有除错讯息时，除错程序从微处理器平台之扩充槽输出除错讯息，再以插置于扩充槽之除错卡来储存或显示此除错讯息。
其中，除错程序之执行流程如下s102、将扩充槽初始化，并设定在执行除错程序时，除错讯息的输入与输出地址。
s104、设定除错讯息之输入、输出、标示、起始、终止、变迁以及溢位各项参数。
s106、选择除错讯息输出之目的地，若除错讯息的最高位(MSB)＝0时，将除错讯息储存至内存中；若除错讯息的最高位(MSB)＝1时，将除错讯息由发光二极管显示。
请参照图4，其绘示本发明之实施例之一种微处理器平台之除错方法的输出程序。在单一指令周期输出中，程序中之除错函数CfDbOut()可直接被输出，而除错函数CfDbOut()之地址CfIoAddress即为输出之数据OutputData。由此可知，可利用输入与输出的特性将除错讯息直接输出，不需耗费微处理器平台20之资源。
综合以上所述，本发明之微处理器平台之除错架构与方法具有下列优点(1)利用扩充槽为输出除错讯息之接口，因输出速度快，不会影响微处理器平台效能。
(2)扩充槽之资料频宽可为16位或32位。
(3)本发明之微处理器平台之除错方法，可在实时的微处理器平台环境中做除错的工作。
(4)本发明之微处理器平台之除错方法，可做长时间或条件式的除错。
(5)本发明之微处理器平台之除错方法，可利用输入与输出的特性将除错讯息直接输出，不需耗费微处理器平台资源。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，因此本发明之权利保护范围当视后附之权利要求书所界定者为准。
权利要求
1.一种微处理器平台之除错架构，其特征在于包括一微处理器平台，具有一扩充槽，用以执行除错程序，并将一除错讯息由该扩充槽输出；以及一除错卡，用以储存与显示该除错讯息其中之一。
2.如权利要求1所述之微处理器平台之除错架构，其特征在于该微处理器平台个人数字助理。
3.如权利要求1所述之微处理器平台之除错架构，其特征在于该除错卡还包括一内存。
4.如权利要求3所述之微处理器平台之除错架构，其特征在于该内存为电子式可清除程序化只读存储器，用以储存该除错讯息。
5.如权利要求1所述之微处理器平台之除错架构，其特征在于该除错卡还包括一发光二极管，用以显示该除错讯息。
6.如权利要求1所述之微处理器平台之除错架构，其特征在于该扩充槽为小型闪存(CF)接口插槽。
7.如权利要求1所述之微处理器平台之除错架构，其特征在于该扩充槽为个人电脑内存卡国际协会(PCMICA)接口插槽。
8.如权利要求1所述之微处理器平台之除错架构，其特征在于该扩充槽之资料频宽为16位。
9.如权利要求1所述之微处理器平台之除错架构，其特征在于该扩充槽之资料频宽为32位。
10.一种微处理器平台之除错方法，其特征在于包括下列步骤a、在一微处理器平台上执行一除错程序；b、当有一除错讯息时，该除错程序自该微处理器平台之一扩充槽输出该除错讯息；以及c、以插置于该扩充槽之一除错卡来储存与显示该除错讯息其中之一。
11.一种微处理器平台之除错方法，其特征在于该除错程序之执行流程如下a、初始化该扩充槽，并设定执行该除错程序时一除错讯息之输入与输出地址；b、设定该除错讯息之参数；以及c、选择该除错讯息输出之目的地，若该除错讯息之最高位＝0时，将该除错讯息储存至一内存；若该除错讯息之最高位＝1时，将该除错讯息以一发光二极管显示。
12.如权利要求11所述之微处理器平台之除错方法，其特征在于该除错讯息之参数为输入参数、输出参数、起始参数、终止参数、标示参数、变迁参数以及溢位参数。
13.如权利要求10所述之微处理器平台之除错方法，其特征在于该除错讯息可利用输入输出的特性直接被输出。
14.如权利要求10所述之微处理器平台之除错架构，其特征在于该微处理器平台个人数字助理。
15.如权利要求10所述之微处理器平台之除错架构，其特征在于该除错卡还包括一内存。
16.如权利要求15所述之微处理器平台之除错架构，其特征在于该内存为电子式可清除程序化只读存储器，用以储存该除错讯息。
17.如权利要求10所述之微处理器平台之除错架构，其特征在于该除错卡更包括一发光二极管，用以显示该除错讯息。
18.如权利要求10所述之微处理器平台之除错架构，其特征在于该扩充槽为小型闪存(CF)接口插槽。
19.如权利要求10所述之微处理器平台之除错架构，其特征在于该扩充槽为个人电脑内存卡国际协会(PCMICA)接口插槽。
20.如权利要求10所述之微处理器平台之除错架构，其特征在于该扩充槽之资料频宽为16位与32位其中之一。
全文摘要
一种微处理器平台之除错架构与方法，此除错架构内含微处理器平台以及除错卡。微处理器平台之除错架构与方法，利用微处理器平台上之扩充槽做为输出接口，将微处理器平台内之除错讯息由此接口输出后，把除错讯息储存至除错卡上或藉由除错卡显示出来；其中也可利用输入输出的特性将讯息直接输出，而不耗费微处理器平台之资源。
文档编号G06F3/00GK1622010SQ200310112249
公开日2005年6月1日 申请日期2003年11月24日 优先权日2003年11月24日
发明者叶承溱 申请人:顺德市顺达电脑厂有限公司, 神达电脑股份有限公司