专利名称：内部时钟与实时时钟同步的系统与方法
技朮领域本发明是有关于一种时钟同步的系统与方法，且特别是有关于一种内部时钟与实时时钟同步的系统与方法。
背景技朮近年来一般工程师在设计电路上都必须要注意的一点，那就是除了所设计出的电路要能够被使用外，现在渐渐的偏向所设计出的电路要有高效率，另外就是要能够更省电。
以传统的设计来说，近年来一般使用者所使用的中央处理器，其中央处理器(Central Processing Unit，CPU)内部的实时时钟(real time clock，RTC)，都必须维持中央处理器(CPU)在可用的状态下，也因为必须维持在可用的状态下，所以也就特别容易产生了电源消耗的问题。
而另一种设计是将中央处理器内部的实时时钟(RTC)电路搬出来到外面，其数据信号的传递方式是透过串口(serial bus)来传送数据信号，虽然可以让中央处理器内部的内部时钟产生器不必像以前一样必须持维持在可用的状态下，也可以达到省电的效果，但是因为中央处理器的数据信号传送速度比串口上数据信号传送的速度还快，故中央处理器内部的内部时钟与外部的实时时钟无法同步，导致系统的工作效率降低。
现在所要改善的地方不只是要可以节省电源外，更要能够提高系统的工作效率。
发明内容
本发明的目的就是在提供一种内部时钟与实时时钟同步的系统，其以一组接口单元或另一条传输线来传递数据的同步信号。
本发明的再一目的是提供一种内部时钟与实时时钟同步的方法，当轮询时间到达或系统电源启动时，则开始读取外部实时时钟中的数据并将所读取外部实时时钟中的数据写回至内部时钟中，以达到数据信号同步的效果。
本发明提出一种内部时钟与实时时钟同步的系统，其包括控制处理模块、实时时钟芯片模块以及内部时钟产生单元。
上述的控制处理模块写入数据信号与读取数据信号，其控制处理模块与实时时钟芯片模块透过一接口单元或另一条传输线来传递数据信号。
其中实时时钟芯片模块接受轮询的要求以输出时间数据，而内部时钟产生单元则是配置于控制处理模块中，因为利用其中的接口单元或另一条传输线来传递数据的同步信号，故不论内部时钟产生单元是做读取数据信号或者是写入数据信号，其结果都会和实时时钟芯片模块中的数据信号相同，如此来达到数据信号同步的效果。
本发明又提出一种内部时钟与实时时钟同步的方法，当系统刚开机时会先初始化内部时钟与外部实时时钟信号状态，之后等待事件是否发生，当事件发生时，则判断事件是否为轮询时间到达。
当得知此事件为轮询时间到达时，则开始读取外部实时时钟中的数据信号，并且将所读取外部实时时钟中的数据信号写入内部时钟中，如此来达到数据信号同步的效果。
但是当此事件并不为轮询时间到达或者是系统电源启动时，则判断此事件是否为时间读取操作。
当判断得知此事件为时间读取操作时，则会从内部时钟中读取数据信号；当判断得知此事件不为时间读取操作时，则判断此事件是否为时间写入操作。
当判断得知此事件为时间写入操作时，则将所要写入的数据数据信号写入内部时钟中，之后再将写入内部时钟中的数据信号写入至外部实时时钟中；但判断得知此事件不为时间写入操作时，则会告知使用者出现错误的操作之讯息。
而除了上述的内部时钟与实时时钟同步的方法，其中当此事件并不为轮询时间到达时，亦可先判断此事件是否为时间写入操作后，再判断是否为时间读取操作。
根据以上所述，本发明不但可以达到数据信号同步的效果以提高系统的工作效率，更可以达到节省电源的功用。
图1为内部时钟与实时时钟同步的系统架构图。
图2为依照本发明一较佳实施例的一种内部时钟与实时时钟同步的方法步骤流程。
图3为依照本发明一较佳实施例的另一种内部时钟与实时时钟同步的方法步骤流程。
具体实施例方式
请参照图1，图1为内部时钟与实时时钟同步的系统架构图，其包括控制处理模块102、内部时钟产生单元104、接口单元106以及实时时钟芯片模块108，本发明可以利用一接口单元或另一传输线二者之一来做传输数据信号的动作。
其控制处理模块102写入数据信号与读取数据信号，而控制处理模块102与实时时钟芯片模块108是可以透过一接口单元106或另一传输线来传递数据信号，其中接口单元106例如可以是串口或者是其它可以传递数据信号的接口，但均不以此为限。
而内部时钟产生单元104配置于控制处理模块102中，因为利用其中的接口单元106或另一条传输线来传递数据的同步信号，故不论内部时钟产生单元104是做读取数据信号或者是写入数据信号，其结果都会和实时时钟芯片模块108中的数据信号相同。
实时时钟芯片模块108接受轮询的要求以输出时间数据，其事件可以是计算机或手机进入睡眠状态或其它系统内的所设定的状态，但均不以此为限，或者是接受轮询的要求，即是无论在正常工作的状态或者是在睡眠状态等等，都会每隔一段时间(例如可以是大约500ms)重复做轮询的动作，之后等到控制处理模块102需要当时现场的数据信号时再将数据信号传送回控制处理模块102的内部时钟产生单元104中，以达到数据信号同步的效果。
请参照图2，图2为依照本发明一较佳实施例的一种内部时钟与实时时钟同步的方法步骤流程，其步骤包括初始化内部时钟与外部实时时钟信号状态202，例如是计算机或手机在刚开机的状态下，之后等待事件是否发生204，即是说当得知其未有系统内的所设定的状态事件发生或者是系统进入睡眠状态时，则持续等待；当得知其系统内的所设定的状态事件发生或者是系统进入睡眠状态时，也就是说当事件发生时，则开始判断事件是否为轮询时间到达或者是系统电源启动206，而系统电源启动之事件例如可以是系统电源打开或者是在睡眠的状态下被叫醒，但均不以此为限。
当判断得知此事件为轮询时间到达或者是系统电源启动时，则开始读取外部实时时钟中的数据信号208，最后再将所读取外部实时时钟中的数据信号写入内部时钟中210。
但是当此事件并不为轮询时间到达或者是系统电源启动其中之一时，则判断此事件是否为外部实时时钟发生读的事件212。
当判断得知外部实时时钟发生读的事件(事件为时间读取操作)时，即要读取中央处理器中的数据时，必须从内部时钟中读取数据信号214，例如可以是将计算机或手机中的时间读出来看，但均不以此为限。
当判断得知外部实时时钟未发生读的事件(事件为不为时间读取操作)时，则会接着判断此事件是否为外部实时时钟发生写入的事件(事件为时间写入操作)216。
当判断得知外部实时时钟发生写入的事件(事件为时间写入操作)时，会将写入外部实时时钟的事件数据信号写入至内部时钟中218，之后再将写入内部时钟中的数据信号写入至外部实时时钟中220，上述方式可以例如是使用者将系统的时间的数据读取出来后，再更改时间，当时间更改完成后，再将更改后的时间数据存入系统中，但不以此为限。
但当判断得知外部实时时钟未发生写入的事件(事件为不为时间写入操作)时，则会告知使用者出现错误的操作之讯息222。
而除了上述的内部时钟与实时时钟同步的方法，请参照图3，图3为依照本发明一较佳实施例的另一种内部时钟与实时时钟同步的方法步骤流程，其中当此事件并不为轮询时间到达或者是系统电源启动其中之一时，亦可先判断此事件是否为外部实时时钟发生写入的事件(事件为时间写入操作)312。
当判断得知外部实时时钟发生写入的事件(事件为时间写入操作)时，则将数据信号写入内部时钟中314，之后再将写入内部时钟中的数据信号写入至外部实时时钟中316，上述方式可以例如是使用者将系统的时间的数据读取出来后，再更改时间，当时间更改完成后，再将更改后的时间数据存入系统中，但不以此为限。
当判断得知外部实时时钟未发生写入的事件(事件不为时间写入操作)时，则再进行判断此事件是否为外部实时时钟发生读的事件(事件为时间读取操作)318。
当判断为外部实时时钟发生读的事件(事件为时间读取操作)时，则会从内部时钟中读取数据信号320，例如可以是将计算机或手机中的时间读出来看，但均不以此为限。
当判断得知外部实时时钟未发生读的事件(事件不为时间读取操作)时，则会告知使用者出现错误的操作之讯息322。
综合以上所述，在本发明之内部时钟与实时时钟同步的系统与方法中，使用外部的实时时钟芯片模块不但可以达到省电的功用，更能提高系统得工作效率，而使用数据轮询(Data Polling)的方式更能够确保时间的准确性已达到数据信号同步的目的。
权利要求
1.一种内部时钟与实时时钟同步的系统，其特征在于包括一控制处理模块，用以写入数据信号与读取数据信号；一实时时钟芯片模块，电性耦接至该控制处理模块并接受轮询的要求以输出时间数据；以及一内部时钟产生单元，配置于该控制处理模块内，用以与该实时时钟芯片模块达成数据信号同步的动作。
2.如权利要求1所述的内部时钟与实时时钟同步的系统，其特征在于该控制处理模块与该实时时钟芯片模块由一接口单元所连接。
3.如权利要求2所述的内部时钟与实时时钟同步的系统，其特征在于该内部时钟产生单元与该实时时钟芯片模块间的该数据信号同步的动作，由该接口单元以及另一传输线二者之一来传输。
4.如权利要求1所述的内部时钟与实时时钟同步的系统，其特征在于该控制处理模块为一中央处理器。
5.如权利要求1所述的内部时钟与实时时钟同步的系统，其特征在于适用于一手机。
6.一种内部时钟与实时时钟同步的方法，其特征在于其步骤包括初始化一内部时钟与一外部实时时钟信号的状态；等待一事件是否发生；当该事件发生时，判断该事件是否为一轮询时间到达与一系统电源启动二者之一；当该事件为该轮询时间到达与该系统电源启动二者之一时，则读取该外部实时时钟中的数据信号；以及将所读取的数据信号写回至该内部时钟中。
7.如权利要求6所述的内部时钟与实时时钟同步的方法，其特征在于还包括当该事件不为该轮询时间到达与该系统电源启动二者之一时，则判断该事件是否为时间读取操作。
8.如权利要求7所述的内部时钟与实时时钟同步的方法，其特征在于当判断得知该事件为时间读取操作时，则从该内部时钟中读取数据信号。
9.如权利要求7所述的内部时钟与实时时钟同步的方法，其特征在于当判断得知该事件不为时间读取操作时，则判断该事件是否为时间写入操作。
10.如权利要求9所述的内部时钟与实时时钟同步的方法，其特征在于当判断得知该事件为时间写入操作时，则将所要写入的数据信号写入至该内部时钟中。
11.如权利要求10所述的内部时钟与实时时钟同步的方法，其特征在于还包括将数据信号写入至该内部时钟后，再将写入至该内部时钟中的数据信号写入至该外部实时时钟中。
12.如权利要求9所述的内部时钟与实时时钟同步的方法，其特征在于当判断得知该事件为非写入操作时，则判断为操作错误。
13.如权利要求6所述的内部时钟与实时时钟同步的方法，其特征在于还包括该事件不为该轮询时间到达与该系统电源启动二者之一时，则判断该事件是否为时间写入操作的事件。
14.如权利要求13所述的内部时钟与实时时钟同步的方法，其特征在于当判断得知该事件为时间写入操作时，则将数据信号写入至该内部时钟中。
15.如权利要求14所述的内部时钟与实时时钟同步的方法，其特征在于还包括将数据信号写入至该内部时钟后，再一次将写入至该内部时钟中的数据信号写入至该外部实时时钟中。
16.如权利要求13所述的内部时钟与实时时钟同步的方法，其特征在于当判断得知该事件不为时间写入操作时，则判断该事件是否为时间读取操作。
17.如权利要求16所述的内部时钟与实时时钟同步的方法，其特征在于当判断得知该事件为时间读取操作时，则从该内部时钟中读取数据信号。
18.如权利要求16所述的内部时钟与实时时钟同步的方法，其特征在于当判断得知该事件不为时间读取操作时，则判断为操作错误。
全文摘要
本发明揭示了一种内部时钟与实时时钟同步的系统与方法，包括控制处理模块、实时时钟芯片模块以及内部时钟产生单元。控制处理模块用以写入数据信号与读取数据信号，其控制处理模块与实时时钟芯片模块可藉由透过一接口单元或另一传输线来传递数据信号，其中实时时钟芯片模块接受轮询的要求以输出时间数据，而内部时钟产生单元配置于控制处理模块中，不论内部时钟产生单元是做读取或者是写入数据信号，其结果都会和实时时钟芯片模块中的数据信号相同，如此达到数据信号同步的效果。
文档编号G06F1/32GK1869861SQ20051003479
公开日2006年11月29日 申请日期2005年5月27日 优先权日2005年5月27日
发明者叶承溱 申请人:佛山市顺德区顺达电脑厂有限公司, 神达电脑股份有限公司