专利名称：改良电压信号发生电路的制作方法
技术领域：
本发明涉及一种电压信号发生电路，特别涉及一种应用于计算机主机板内存模块的电压信号发生电路。
背景技术：
高级配置与电源接口(Advanced Configuration and Power Interface，ACPI)允许用户通过用户设置使计算机进入不同的模式，以达到节能以及保护计算机的目的。
ACPI有以下几种状态模式S0(正常)，所有设备全开，应用程式可正常执行，设备可以有自己的状态，没有用到该设备时，该设备可进入其它工作状态；S1(CPU停止工作)，也称为POS(Power on Suspend)；S2(CPU关闭)；S3是我们熟悉的STR(Suspend to RAM，挂起到内存)，此状态下除内存之外的部件都停止工作，内存的内容有硬件设备来维护，此为一种常用省电状态；S4也称为STD(Suspend to Disk)，这时系统主电源关闭，内存部分写入硬盘，所有部件均停止工作，但是硬盘仍然带电并可被唤醒；S5(关机)，即包括电源在内的所有设备全部关闭。
我们最常用到的S3状态，即STR的功能是把系统的运行信息保存在内存中。在STR状态下，电源仍然要继续为内存等必要的设备供电，以确保数据不丢失，而其他设备则均处于关闭状态，系统的耗电量极低。按下Power按钮(主机电源开关)，系统就被唤醒，从内存中快速读取数据并恢复到STR之前的工作状态。
为了实现S3的功能，必须有相应的电压信号电路来产生Memory(内存)电压，即内存模块的电压(2.6V_STR)发生电路与系统的运行密切相关。
图1为现有主机板内存模块的电压信号发生电路。所述内存电压信号发生电路包括一电压选择电路1、一第一控制电路3及一第二控制电路5。所述电压选择电路1包括备用电压SB3.3V、SB5V，系统电压Vcc3.3V、Vcc12V，一输出电压2.6V_STR，晶体管Q1、Q2，二极管D5、D7、D9，和一可调精密齐纳并联稳压器100。所述第一控制电路3包括一电压控制信号SLP_S4，一备用电压SB5V，晶体管Q3、Q4。所述第二控制电路5包括一电压控制信号ATXPOK，一备用电压SB5V，一系统电压Vcc12V，及晶体管Q5、Q6。
所述第一控制电路3及一第二控制电路5在不同的状态模式下，控制所述电压选择电路1选通备用电压SB3.3V或系统电压Vcc3.3V，以提供内存电压，详见表1。
表1
所述S0状态分为主机板电源输出前(Before ATXPOK)和主机板电源输出后(After ATXPOK)两状态，其过程是一瞬态过程。所述备用电压SB3.3V、SB5V在S0至S5的任何一种状态模式下都存在且为高电平，所述系统电压Vcc3.3V和Vcc12V只有在S0状态下的主机板电源输出后(After ATXPOK)情况下为高电平。所述电压控制信号SLP_S4来自南桥，所述电压控制信号ATXPOK来自主机板电压。S1状态与S0(After ATXPOK)状态下的电路工作过程与电压选择均相同，S4状态与S5状态下的电路工作过程与电压选择均相同，故表中不再列举。
例如，在S0(Before ATXPOK)状态时，所述电压控制信号SLP_S4为高电平(H)，则所述晶体管Q3导通，所述晶体管Q4截止，故所述晶体管Q4的漏极与所述晶体管Q2的栅极之间的节点B为高电平，所述晶体管Q2导通；所述电压控制信号ATXPOK为低电平(L)，则所述晶体管Q5截止，所述晶体管Q6导通，所述晶体管Q1截止。故所述二极管D5导通，所述备用电压SB3.3V被选通，从而产生所述输出电压2.6V_STR。
从电路元器件成本考量，在不减少电路功效的前提下，主机板的电路设计趋向于使用数量较少的电子元器件。因此，所述内存模块的电压信号发生电路有简化设计的必要。
发明内容鉴于以上技术内容，有必要提供一种能够产生内存模块的电压信号的、减少电子元器件数量的控制电路。
一种改良电压信号发生电路，包括一电压选择电路和一控制电路，所述电压选择电路包括一第一晶体管，一第二晶体管和一二极管，所述第一晶体管的源极与一第一输入电压相连，所述第一晶体管的漏极与所述第二晶体管的漏极相连，所述第二晶体管的栅极输入一第一高电位信号，所述二极管的阳极与一第二输入电压相连，阴极与所述第二晶体管的漏极相连，所述控制电路包括一第一电压控制信号、一第二电压控制信号和一晶体管，所述控制电路的晶体管的基极输入所述第一电压控制信号，发射极与一接地电阻之间的节点输入所述第二电压控制信号，集电极输入一第二高电位信号并与所述第一晶体管的栅极相连，所述控制电路控制所述第一晶体管的导通或截止，使所述电压选择电路选通所述第一输入电压或所述第二输入电压，在所述第二晶体管的源极产生所述电压信号。
相对于现有技术，所述改良电压信号发生电路在ACPI不同的状态模式下实现了与现有技术同样的电压选择，故实现了与现有技术同样的功效；所述改良电压信号发生电路将原来控制电压选择电路工作的两个控制电路减少至一个控制电路，在电子元器件的使用上减少了三个晶体管，节约了所述控制电路的成本。
图1为现有主机板内存模块的电压信号发生电路。
图2为本发明较佳实施方式的改良电压信号发生电路。
具体实施方式下述以计算机主机板内存模块的电压信号为例，说明本发明较佳实施方式的改良电压信号发生电路。
图2为本发明较佳实施方式的改良电压信号发生电路图。所述改良电压信号发生电路包括一电压选择电路10和一控制电路30。
所述电压选择电路10包括一第一晶体管Q10，一第二晶体管Q20、一二极管D10、一或门电路12和一稳压器14。所述第一晶体管Q10的源极S1与一第一输入电压Vcc3.3V相连，所述第一晶体管Q10的漏极D1与所述第二晶体管Q20的漏极D2相连，所述二极管D10的阳极与一第二输入电压SB3.3V相连，阴极与所述第二晶体管Q20的漏极D2相连。所述或门电路12包括两二极管D20、D30，所述二极管D20、D30的阳极分别与一第三输入电压SB5V、一第四输入电压相连Vcc12V相连，所述二极管D20与D30的阴极连在一起，作为所述或门电路12的输出端与两并联电阻R10、R20的一端相连，所述并联电阻R10、R20的另一端输出一第一高电位信号至所述第二晶体管Q20的栅极G2。所述稳压器14为可调精密齐纳并联稳压器，用于稳定所述第二晶体管Q20的源极S2输出的电压。所述稳压器14的阴极输入所述第一高电位信号，阳极接地，调整端通过一第一电阻R30与所述第二晶体管Q20的源极S2相连，所述第一电阻R30与所述调整端之间的节点通过一第二电阻R40接地。
所述控制电路30包括一第一电压控制信号SLP_S4、一第二电压控制信号ATXPOK和一晶体管Q30。所述晶体管Q30的基极通过一基极电阻R50输入所述第一电压控制信号SLP_S4，发射极与一接地电阻R60之间的节点输入所述第二电压控制信号ATXPOK，集电极输入一第二高电位信号并与所述第一晶体管Q10的栅极G1相连，所述第二高电位信号由所述第三输入电压SB5V经过一集电极电阻R70输出。
所述控制电路30控制所述第一晶体管Q10的导通或截止，使所述电压选择电路10选通所述第一输入电压Vcc3.3V或所述第二输入电压SB3.3V，在所述第二晶体管Q20的源极S2产生一电压信号2.6V_STR，以提供给所述计算机主机板内存模块，详见表2。
表2
表2显示了在ACPI不同的状态模式下，第一晶体管Q10与所述第二晶体管Q20的开关状态，以及所述电压信号选择所述第一输入电压Vcc3.3V或者所述第二输入电压SB3.3V。例如，在S0(Before ATXPOK)状态时，所述第一电压控制信号SLP_S4为高电平(H)，所述第二电压控制信号ATXPOK为低电平(L)，则所述晶体管Q30导通，所述晶体管Q30的集电极与所述集电极电阻R70之间的节点A为低电平，故所述第一晶体管Q10截止；而所述第二晶体管Q20的栅极G2输入所述第一高电位信号，则所述第二晶体管Q20导通。故所述二极管D10导通，所述备用电压SB3.3V被选通，从而在所述第二晶体管Q20的源极S2产生所述电压信号2.6V_STR。
与现有技术相比，所述改良电压信号发生电路在ACPI不同的状态模式下实现了与现有技术同样的电压选择，故实现了与现有技术同样的功效；所述改良电压信号发生电路将原来控制电压选择电路工作的两个控制电路减少至一个控制电路，在电子元器件的使用上减少了三个晶体管，节约了所述控制电路的成本。
权利要求
1.一种改良电压信号发生电路，包括一电压选择电路，所述电压选择电路包括一第一晶体管，一第二晶体管和一二极管，所述第一晶体管的源极与一第一输入电压相连，所述第一晶体管的漏极与所述第二晶体管的漏极相连，所述第二晶体管的栅极输入一第一高电位信号，所述二极管的阳极与一第二输入电压相连，阴极与所述第二晶体管的漏极相连；一控制电路，所述控制电路包括一第一电压控制信号和一第二电压控制信号；其特征在于所述控制电路还包括一晶体管，所述控制电路的晶体管的基极输入所述第一电压控制信号，发射极与一接地电阻之间的节点输入所述第二电压控制信号，集电极输入一第二高电位信号并与所述第一晶体管的栅极相连，所述控制电路控制所述第一晶体管的导通或截止，使所述电压选择电路选通所述第一输入电压或所述第二输入电压，在所述第二晶体管的源极产生所述电压信号。
2.如权利要求1所述的改良电压信号发生电路，其特征在于所述第一电压控制信号为计算机主机板的系统电压，所述第二电压控制信号为计算机主机板的备用电压。
3.如权利要求1所述的改良电压信号发生电路，其特征在于所述电压信号为内存电压信号。
4.如权利要求1所述的改良电压信号发生电路，其特征在于所述第一电压控制信号通过一基极电阻输入至所述控制电路的晶体管的基极。
5.如权利要求1所述的改良电压信号发生电路，其特征在于所述电压选择电路还包括一或门电路，所述或门电路的两输入端分别与一第三输入电压、一第四输入电压相连，其输出端与两并联电阻的一端相连，所述并联电阻的另一端输出所述第一高电位信号。
6.如权利要求5所述的改良电压信号发生电路，其特征在于所述电压选择电路还包括一稳压器，所述稳压器的阴极输入所述第一高电位信号，阳极接地，调整端通过一第一电阻与所述第二晶体管的源极相连，所述第一电阻与所述调整端之间的节点通过一第二电阻接地。
7.如权利要求5所述的改良电压信号发生电路，其特征在于所述第三输入电压经过一集电极电阻输出所述第二高电位信号。
全文摘要
一种改良电压信号发生电路，包括一电压选择电路和一控制电路，所述电压选择电路包括一第一晶体管，一第二晶体管和一二极管，所述第一晶体管的源极与一第一输入电压相连，所述第一晶体管的漏极与所述第二晶体管的漏极相连，所述二极管连接于一第二输入电压与所述第二晶体管的漏极之间，所述控制电路包括一晶体管，所述控制电路的晶体管的基极输入一第一电压控制信号，发射极与一接地电阻之间的节点输入一第二电压控制信号，集电极与所述第一晶体管的栅极相连，所述控制电路控制所述第一晶体管的导通或截止，使所述电压选择电路选通所述第一输入电压或所述第二输入电压，在所述第二晶体管的源极产生所述电压信号。
文档编号G06F1/32GK1912799SQ20051003659
公开日2007年2月14日 申请日期2005年8月12日 优先权日2005年8月12日
发明者黄永兆 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司