专利名称：容体信息分析模块及其方法
技术领域：
本发明是有关于信息分析的模块及其方法，特别有关于一种容体信息模块及其方法。
背景技术：
公知的储存装置为求使用者便于观察储存容量，而在装置内部设有容体信息分析的功能，扫描分析储存媒体的使用状态，再将扫描分析的结果储存记录进而显示给使用者参考。
而中国台湾专利申请公开号为200539042、名称为“具储存容体信息分析功能的储存控制装置与其控制方法”一案中提出有关容体信息的分析方法。该案提供一种设置容体信息分析模块与容体信息暂存区的储存控制系统，使储存控制系统具备在联机或离线状态下，均能独立读取储存媒体，进而分析其载录的储存容体相关应用信息的功能。但该案对于容体信息分析模块仅提及容体信息分析模块于整个系统中所提供的作用，而其内部分析方法并无进一步说明。
公知的储存装置容体信息分析的方法，请参阅图1公知容体信息分析的功能方块图。首先由储存媒体10中将数据读取至缓冲区12内，然后再由微处理器14一个位一个位由缓冲区12内读取数据，来根据数据的文件格式来比对分析数据的内容是否为可用的容体空间。例如数据的文件格式若为FAT32，其比对的格式以连续4个字节为0(0x00000000)代表对应的磁丛集(cluster)为可用，而单一扇区(sector，512字节)记录最多128组磁丛集状态。若数据的文件格式为FAT16，其比对的格式以连续2个字节为0(0x0000)代表对应的磁丛集为可用，而单一扇区(sector，512字节)记录最多256组磁丛集状态。若数据的文件格式为HFS或HFS plus则均以单一位代表配置区块(allocation block)的配置状态，每一字节需分别依其各别位(bit0至bit7)独立判断，单一扇区可记录最多4096组配置区块的状态。
然而，由于微处理器14为一个位一个位由缓冲区12内读取数据来分析比对，以FAT32为例，需比对连续4个字节为0代表对应的磁丛集为可用，而单一扇区512字节也花上不少比对时间及消耗微处理器14的效能，更遑论要来分析现在容量庞大的储存媒体10所需的微处理器14资源与冗长的处理时间。
发明内容
有鉴于此，本发明提供一种容体信息分析模块及其方法，可减少微处理单元的工作负担，并加快分析储存媒体容体信息的处理时间。
本发明提供一种容体信息分析模块，其特征在于，包括一接口单元、一比对单元、一累计单元及一控制单元。其中，利用接口单元，读取一数据以提供比对单元比对。接着比对单元比对数据后输出一通知信号，则累计单元便根据通知信号累计比对单元的比对结果。而控制单元根据一微处理单元提供的一设定信号来控制设定各单元间的动作。
本发明提供一种容体信息分析方法，其特征在于，首先利用为处理单元所提供的设定信号设定控制单元的控制动作。然后控制单元根据设定信号控制接口单元去读取数据。接着控制单元根据设定信号控制比对单元去比对数据。再来累计单元累计比对单元所提供的数据比对结果。最后于累计单元读取累计的比对结果。
综上所述，借由本发明的容体信息分析模块及其方法可减少微处理单元的工作负担，并提升微处理单元分析容体信息的效率，应用于储存装置时更可提升其存取效能。
为更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所附附图仅提供参考与说明用，并非用来对本发明加以限制。
图1为公知容体信息分析的功能方块图；图2为本发明容体信息分析模块功能方块图；及图3为本发明容体信息分析方法流程图。
主要组件符号说明储存媒体10缓冲区12微处理器14容体信息分析模块20控制单元201接口单元203比对单元205累计单元207数据缓冲区22微处理器24
具体实施例方式
请参阅图2本发明容体信息分析模块功能方块图。利用容体信息分析模块20辅助微处理器24分析一储存媒体的容体信息，将原本微处理器24于数据缓冲区22读取数据分析容体信息的工作，交由容体信息分析模块20处理。而微处理器24仅输出设定信号给容体信息分析模块20，而待容体信息分析模块20根据设定信号完成容体信息的分析后，便可于容体信息分析模块20内读取分析好的容体配置信息。
而容体信息分析模块20中包括控制单元201、接口单元203、比对单元205及累计单元207。其中控制单元201连接于微处理器24，并接收微处理器24所传来的设定信号。控制单元201再根据设定信号控制设定接口单元203、比对单元205及累计单元207的动作。而接口单元203连接数据缓冲区22或一储存媒体接口(图未示)，受控制单元201的设定控制，依设定地址或接口自数据缓冲区22或储存媒体读取数据，以提供比对单元205进行比对。而比对单元205连接于接口单元203，受控制单元201的设定控制，控制单元201根据欲比对的数据的文件类型控制比对单元205选择一适当的比对模式，再依设定的比对模式与接口单元203所读取的数据进行比对。进而于比对结果相符时(如FAT32比对连续4个字节为0代表对应的磁丛集为可用)，输出通知信号给累计单元207。而累计单元207连接于比对单元205，根据比对单元205输出的通知信号，进行累计及保存累计的动作，以统计出可用的容体空间大小，进而提供微处理器24直接读取，或经过控制单元201读取累计结果。累计单元207亦受控制单元201的设定控制可清除归零。
接着请参阅图3本发明容体信息分析方法流程图。首先由微处理器24输出一设定信号设定控制单元201初始化的动作状态，以控制设定接口单元203、比对单元205及累计单元207的动作(如图3步骤S301)，而初始化更包括控制单元201根据该设定信号将累计单元207的累计结果清除归零。接着控制单元201根据设定信号控制接口单元203依设定的地址或接口自数据缓冲区22或储存媒体读取数据(如图3步骤S303)。然后控制单元201借由设定信号去控制设定比对单元205选择一适当的比对模式，再依设定的比对模式与接口单元203所读取的数据进行比对；而于比对结果相符时，输出通知信号给累计单元207(如图3步骤S305)。接着累计单元207根据比对单元205所输出的通知信号，累计储存媒体可用的容体空间(如图3步骤S307)。最后微处理器24直接于累计单元207读取累计结果，或经过控制单元201来读取，以获得储存媒体可用的容体空间。
综上所述，借由本发明的容体信息分析模块及其方法可减少微处理单元24的工作负担，并提升微处理单元24分析容体信息的效率，应用于储存装置时更可提升其存取效能。
但是，以上所述，仅为本发明较佳的具体实施例的详细说明与附图，但本发明的特征并不局限于此，并非用以限制本发明，本发明的所有范围应以权利要求为准，凡合于本发明权利要求的精神与其类似变化的实施例，皆应包含于本发明的范畴中，任何熟悉该项技艺者在本发明的领域内，可轻易思及的变化或修饰皆可涵盖在以下本案的专利范围中。
权利要求
1.一容体信息分析模块，其特征在于，包括一接口单元，用于读取一数据以提供比对；一比对单元，比对该数据并输出一通知信号；一累计单元，根据该通知信号累计该比对单元的比对结果；及一控制单元，根据一设定信号控制该接口单元、该比对单元及该累计单元。
2.如权利要求1所述的容体信息分析模块，其特征在于该接口单元于一数据缓冲区或一储存媒体接口读取该数据。
3.如权利要求2所述的容体信息分析模块，其特征在于该控制单元根据该设定信号来控制该接口单元依该设定信号中的设定地址或接口，从该数据缓冲区或该储存媒体接口读取该数据。
4.如权利要求1所述的容体信息分析模块，其特征在于该比对单元包括至少一比对模式，由该控制单元控制选择该比对模式。
5.如权利要求4所述的容体信息分析模块，其特征在于该控制单元根据该数据的文件类型选择对应的该比对模式。
6.如权利要求5所述的容体信息分析模块，其特征在于该通知信号为该数据符合该比对模式时所输出的信号。
7.如权利要求1所述的容体信息分析模块，其特征在于该控制单元根据该设定信号控制该累计单元响应累计结果或将累计结果归零。
8.如权利要求1所述的容体信息分析模块，其特征在于该控制单元从一微处理单元接收该设定信号。
9.一容体信息分析方法，其特征在于，步骤包括利用一设定信号设定一控制单元的控制动作；该控制单元根据该设定信号控制一接口单元读取一数据；该控制单元根据该设定信号控制一比对单元进行该数据的比对；一累计单元根据该比对单元对该数据的比对结果来累计；及读取该累计单元的累计结果。
10.如权利要求9所述的容体信息分析方法，其特征在于该设定信号由一微处理单元所提供，以设定该控制单元的控制动作。
11.如权利要求9所述的容体信息分析方法，其特征在于该接口单元根据该控制单元所设定的地址或接口，自一数据缓冲区或一储存媒体处读取该数据。
12.如权利要求9所述的容体信息分析方法，其特征在于该控制单元根据该数据的文件类型控制该比对单元选择一对应的比对模式以与该数据进行比对。
13.如权利要求9所述的容体信息分析方法，其特征在于该比对单元对该数据的比对结果，若该数据为可用的容体空间，则输出一通知信号给该累计单元。
14.如权利要求13所述的容体信息分析方法，其特征在于该累计单元根据该通知信号累计及保存该比对单元对该数据的比对结果。
15.如权利要求9所述的容体信息分析方法，其特征在于该控制单元根据该设定信号控制该累计单元响应累计结果或将累计结果清除归零。
16.如权利要求9所述的容体信息分析方法，其特征在于更包括一微处理单元通过该控制单元读取该累计单元的累计结果。
全文摘要
一种容体信息分析模块及其方法，其特征在于，容体信息分析模块利用一接口单元读取一数据，以提供一比对单元比对。接着比对单元比对数据后输出一通知信号，则累计单元便根据通知信号累计比对单元的比对结果。而各单元间借一微处理单元提供的一设定信号通过一控制单元来控制，借此加快容体信息的分析时间并减轻微处理单元的负担。
文档编号G06F3/06GK101034336SQ20061005683
公开日2007年9月12日 申请日期2006年3月7日 优先权日2006年3月7日
发明者谢祥安 申请人:万国电脑股份有限公司